JPS62204555A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS62204555A
JPS62204555A JP4756186A JP4756186A JPS62204555A JP S62204555 A JPS62204555 A JP S62204555A JP 4756186 A JP4756186 A JP 4756186A JP 4756186 A JP4756186 A JP 4756186A JP S62204555 A JPS62204555 A JP S62204555A
Authority
JP
Japan
Prior art keywords
lead frame
pellet
internal
lead
internal leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4756186A
Other languages
English (en)
Inventor
Tetsuro Okatome
岡留　哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4756186A priority Critical patent/JPS62204555A/ja
Publication of JPS62204555A publication Critical patent/JPS62204555A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレームに関し、内部リー
ドの形状に関する。
〔従来の技術〕
従来のリードフレームは内部リード７が第４図のように
独立しており、半導体装置を製造するときはペレットを
第４図に示すペレット搭載部８にマウントし、第５図に
示すようにペレットと内部リードはボンディングワイヤ
ー１０により連結されてい友。
〔発明が解決しようとする問題点〕
上述した従来のリードフレームは、リードフレームのタ
イプによりペレット搭載部形状内部＋７−ド形状が異っ
ているので下記の様な欠点があっ友。
（１）　　ペレット搭載部の大きさを自由に変更できな
いので、ペレットが大きすぎて搭載できないために、巨
額の費用を投じて新しいリードフレームを準備しなけれ
ばならない。又逆にペレットが小さすぎるとワイヤーボ
ンディング時にワイヤーが極端に長くなり、ワイヤー−
ペレット間の端絡をおこし、特性不良をおこしやすくな
る。
（２）　　内部リード先端が独立しているので、リード
フレームメーカー等から工場への搬送時外部からの衝撃
等によりリード先端が変形してポンディフグ不可能とな
っｆｃす、リード−リード接触により特性不良になった
りする。
〔問題点を解決するための手段〕
本発明の目的は、このような喪造上の不具合を解消する
ことにあり、リードフレームにおいて、内部リードが１
ケ所にて連結されていることを特徴としている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のリードフレームの内部パタ
ーンでおる。本発明によれば内部リード２が第４図に示
す従来のリードフレームの内部リード７と違い、内部リ
ード連結部１により連結されている。
本リードフレームを実際に製造ラインに流すときはペレ
ットをマウントする前に第２図に示す如くベレットサイ
ズに応じてａ、ｂの寸法を決定し内部リード２をパンチ
ング加工する。その後、内部リード３のボンディングし
ない方の表面にシート状の絶縁物４を接着し、第３図に
示す如く、ペレットをマウントし、ワイヤーボンディン
グを行う０ 〔発明の効果〕 以上説明したように本発明は α）　リードフレームの内部リードを連結したため、組
立投入前のリードフレーム変形によるトラプルをなくす
ことができる。
（２）同一リードフレームにて第２図のａ、ｂの寸法を
変更することによりべＶットサイズにあったペレット搭
載部を設けることが出来組立歩留が飛躍的に向上する。
（３）同一リードフレームにて任意のペレットのマウン
トが可能となるため従来の様にペレットサイズにあった
リードフレーム金型を準備する必要がなく設備費、設計
工数の低減ができる、等の効果がある。
【図面の簡単な説明】
第１図は本発明にょろり一ドフレームの内部パターン図
、第２図は本発明にょろり−ドフレームの内部リードを
パンチング加工した後絶縁物を接着した状態のリードフ
レーム図、第３図は本発明によるリードフレームでワイ
ヤーボンディング済図、第４図は従来のリードフレーム
図、第５図はワイヤーボンディング済の従来のリードフ
レーム図である。 ｌ：内部リード連結部、２：内部リード、３：パンチン
グ後の内部リード、４：絶縁物、５：ペレット、６：ボ
ンディングワイヤー、７：内部リード、８：ペレット搭
載部、９：ペレット、１０：ボンディングワイヤー。 、・−一、′ 代理人　弁理士　　内　原　　　晋、　　−・。 １、・ 工１図　　　　　　　　　　　第４図 」目口■日■■し 第２図

Claims (1)

    【特許請求の範囲】
  1. 内部リード先端が全て連結されていることを特徴とする
    リードフレーム。
JP4756186A 1986-03-04 1986-03-04 リ−ドフレ−ム Pending JPS62204555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4756186A JPS62204555A (ja) 1986-03-04 1986-03-04 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4756186A JPS62204555A (ja) 1986-03-04 1986-03-04 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS62204555A true JPS62204555A (ja) 1987-09-09

Family

ID=12778618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4756186A Pending JPS62204555A (ja) 1986-03-04 1986-03-04 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS62204555A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284757A (ja) * 1988-09-21 1990-03-26 Nec Corp リードフレームの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284757A (ja) * 1988-09-21 1990-03-26 Nec Corp リードフレームの製造方法
JPH0777249B2 (ja) * 1988-09-21 1995-08-16 日本電気株式会社 リードフレームの製造方法

Similar Documents

Publication Publication Date Title
JPS629639A (ja) 半導体装置の製造方法
US3444441A (en) Semiconductor devices including lead and plastic housing structure suitable for automated process construction
JPH03212962A (ja) 半導体装置用部品
JPS62204555A (ja) リ−ドフレ−ム
JP2746224B2 (ja) 半導体装置およびその製造方法
JPS6318652A (ja) 半導体装置の製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH0228966A (ja) 半導体装置
JPH03230556A (ja) 半導体装置用リードフレーム
JPH02216839A (ja) 半導体装置
JP3192238B2 (ja) 半導体装置の組立方法
JPH11345931A (ja) リードフレームのテーピング方法およびテーピング装置
JPS63208257A (ja) リ−ドフレ−ム
JPH0529427A (ja) 半導体装置の製造方法
JPH0294464A (ja) 半導体装置用リードフレーム
JPS59134862A (ja) リ−ドフレ−ム及びそれを用いた半導体装置の製造方法
JPH1145968A (ja) 半導体装置用リードフレーム
JPH06326235A (ja) 半導体装置
JPH02156662A (ja) 樹脂封止型半導体装置
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置
JPS59110145A (ja) 半導体装置
JPH01268156A (ja) 封止型半導体装置とその製造方法
JPH06163789A (ja) 半導体装置
JPS61288450A (ja) 半導体リ−ドフレ−ム
JPH03232264A (ja) リードフレームおよびそれを用いた半導体集積回路装置