JPH1145968A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH1145968A
JPH1145968A JP20127097A JP20127097A JPH1145968A JP H1145968 A JPH1145968 A JP H1145968A JP 20127097 A JP20127097 A JP 20127097A JP 20127097 A JP20127097 A JP 20127097A JP H1145968 A JPH1145968 A JP H1145968A
Authority
JP
Japan
Prior art keywords
lead
frame
semiconductor chip
holding
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20127097A
Other languages
English (en)
Inventor
Kenji Maeda
健児 前田
Hisashi Funakoshi
久士 船越
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20127097A priority Critical patent/JPH1145968A/ja
Publication of JPH1145968A publication Critical patent/JPH1145968A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップとリードフレームの保持リード
部とを接着剤により接着した後、次工程へ移行する際の
その移動の衝撃により半導体チップとリードとが外れて
しまう。 【解決手段】 保持リード部1とインナーリード部2と
アウターリード部3とダムリード部5とによりリード構
成体6を構成し、そのリード構成体6とフレーム枠体4
との間にリード構成体6を包囲する空隙部9を設けてい
る、そのため、半導体チップと保持リード部1とを接着
した後、次工程へ移行する際にリードフレーム自体が衝
撃を受けても、その衝撃は空隙部9で遮断されるので、
接着された半導体チップが保持リード部1から外れるこ
とはなくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体チップの主面
上にインナーリードが延在するLOC(リード・オン・
チップ)構造を有する半導体装置において、その半導体
装置の製造過程で用いられる半導体装置用リードフレー
ムに関するものであり、特に製造工程において組立不良
の発生を防止できる半導体装置用リードフレームに関す
るものである。
【0002】
【従来の技術】近年、主としてメモリーチップなどに代
表される半導体チップのパッケージング技術としては、
リードフレームのインナーリード部が半導体チップの主
面上に延在し、そのリード部と半導体チップ主面とを接
着して固定して半導体チップを保持する、いわゆるLO
C技術が開発されている。従来のLOC型の半導体装置
としては、半導体チップ主面とインナーリード部の一部
とを絶縁テープを介して接着して固定するものがある
が、最近は半導体チップとリードとを接着剤により固定
するタイプのLOC型半導体装置も開発されている。
【0003】まず従来のLOC型の半導体装置の製造方
法について説明する。チップ接着工程(ダイスボンド工
程)として、半導体チップを真空取り付け可能なステー
ジ上に載置する。そして半導体チップ上の所定の位置、
すなわちリードフレームの保持リード部との接着箇所に
接着剤をノズルにより塗布する。次に接着剤が塗布され
た半導体チップに対して、リードフレームを位置合わせ
して、リードフレームの保持リード部と半導体チップ主
面とを接着する。そして半導体チップを保持したリード
フレームを硬化炉等のステージにセットし、接着剤を硬
化させる。
【0004】次にワイヤーボンド工程として、半導体チ
ップを保持したリードフレームに対して、その半導体チ
ップをヒーターブロック上に真空吸着により固定する。
そしてクランパーにより、インナーリード部およびリー
ドフレームを押さえ、半導体チップ主面上にインナーリ
ード部を接触させ、金属細線をインナーリード部と半導
体チップの電極パッドとに接続する。
【0005】次に樹脂封止工程として、半導体チップと
保持リード部とが接着剤により接着されたリードフレー
ムを封止用の金型内にセットする。そして金型のゲート
口より封止樹脂を注入し、外囲を封止樹脂で封止したL
OC型の半導体装置が製造されるものである。
【0006】ここで従来は図3に示すような構造を有し
たリードフレームを用いて、半導体装置を製造してい
た。すなわち、図示するように、半導体チップを保持す
る保持リード部1と、半導体チップと電気的な接続をす
るための複数のインナーリード部2と、そのインナーリ
ード部2と接続した複数のアウターリード部3と、保持
リード部1とインナーリード部2とアウターリード部3
とを包囲するフレーム枠体4とを有するリードフレーム
であって、またインナーリード部2とアウターリード部
3とを区切り、外囲を封止樹脂で封止する際、封止樹脂
のストッパーとなるダムリード部5を有するものであ
る。そして保持リード部1とインナーリード部2とアウ
ターリード部3とダムリード部5とによりリード構成体
6を構成するものである。
【0007】図4に図3に示したリードフレームに対し
て半導体チップを接着した状態を示す。図4(a)は平
面図、図4(b)は図4(a)のA−A1箇所の断面図
である。図示するように、リードフレームの保持リード
部1と半導体チップ7の主面とが接着剤8により接着、
固定されている。
【0008】
【発明が解決しようとする課題】しかしながら従来の半
導体装置用リードフレームでは、以下に示す課題があっ
た。すなわち、半導体チップとリードフレームの保持リ
ード部とを接着剤により接着した後(ダイスボンド工
程)、その接着剤を加熱等により硬化させた後、次工程
(ワイヤーボンド工程)へ移行しており、その工程移行
の移動(搬送)時には、その移動の衝撃により半導体チ
ップとリードとが外れてしまうという課題が発生してい
た。また、移動の衝撃に限らず、半導体チップが接着剤
を介して保持されたリードフレームに対して、ワイヤー
ボンド処理を行うために、ワイヤーボンダーのステージ
上に真空吸着によって固定した際の衝撃、つまりリード
フレーム自体が真空吸着によってストレスを受けた場
合、そのストレスがリードフレームのフレーム枠を伝わ
って、半導体チップと保持リードとの接着部分に印加さ
れ、接着していた半導体チップとリードとが外れてしま
うという課題もあった。このような課題は製造工程にお
いて量産効率に直接影響する課題であり、量産歩留まり
に大きな影響を与えるものである。
【0009】本発明は前記従来の課題を解決するもので
あり、半導体チップを接着剤を介してリード部で保持す
る構造の半導体装置の製造工程において、特に組立工
程、すなわちチップ接着工程(ダイスボンド工程)〜ワ
イヤーボンド工程でリードフレームのリード構成体にス
トレス、衝撃が印加されることに着目し、リードフレー
ム構造においてストレス、衝撃を吸収することを主眼と
し、製造工程、特にチップ接着後の工程で半導体チップ
とリード部とが外れることを防止した半導体装置用リー
ドフレームを提供することを目的とする。
【0010】
【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置用リードフレームは、半導体チッ
プを保持するリード部を有し、半導体チップと電気的な
接続をするための複数のインナーリード部と、そのイン
ナーリード部と接続した複数のアウターリード部と、イ
ンナーリード部とアウターリード部とを包囲するフレー
ム枠体とを有するリードフレームであって、インナーリ
ード部とアウターリード部とによりリード構成体を構成
し、リード構成体とフレーム枠体との間にリード構成体
を包囲する空隙部を有し、リード構成体は空隙部内にお
いて、保持部によりフレーム枠体に連結されているもの
である。またリード構成体がフレーム枠体内に複数列配
置され、各リード構成体間と、リード構成体とフレーム
枠体との間にリード構成体を包囲する空隙部を有し、リ
ード構成体は空隙部内において、保持部により前記フレ
ーム枠体に連結されているものである。また、半導体チ
ップを保持するリードを別個に保持リード部として有し
たリードフレームにおいても、前記同様にリード構成体
とフレーム枠体との間にリード構成体を包囲する空隙部
を有し、リード構成体は空隙部内において、保持部によ
りフレーム枠体に連結されているものである。そして空
隙部は、スリットで構成されているものである。
【0011】前記構成の通り、リード構成体とフレーム
枠体との間にリード構成体を包囲する空隙部を有してい
るので、半導体チップとリードフレームの保持リード部
とを接着剤により接着した後、次工程へ移行する際の工
程移行の移動(搬送)時には、リードフレーム自体がそ
の移動の衝撃を受けても、その衝撃は空隙部で遮断され
るので、半導体チップとリードとが外れることはなくな
る。また、移動の衝撃に限らず、リードフレームが受け
るストレスによるリードフレーム自体の歪み、ひずみに
対しても、空隙部で遮断することができるものである。
なお、リード構成体自体は、部分的な保持部でフレーム
枠体に連結されているので、リード構成体自体の落下は
ないものである。
【0012】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。図1は本発明の一実施
形態の半導体装置用リードフレームを示す平面図であ
る。
【0013】図示するように本実施形態の半導体装置用
リードフレームは、半導体チップを保持する第1のリー
ド部である保持リード部1と、半導体チップと電気的な
接続をするための複数のインナーリード部2と、そのイ
ンナーリード部2と接続した複数のアウターリード部3
と、保持リード部1とインナーリード部2とアウターリ
ード部3とを包囲するフレーム枠体4とを有するリード
フレームであって、またインナーリード部2とアウター
リード部3とを区切り、外囲を封止樹脂で封止する際、
封止樹脂のストッパーとなるダムリード部5を有するも
のである。そして保持リード部1とインナーリード部2
とアウターリード部3とダムリード部5とによりリード
構成体6を構成し、そのリード構成体6とフレーム枠体
4との間にリード構成体6を包囲する空隙部9を有し、
リード構成体は空隙部内において、保持部10によりフ
レーム枠体4に連結されているものである。
【0014】そして図1においては、空隙部9はスリッ
トで構成しており、リードフレームが受ける搬送時の衝
撃、真空吸着時のストレスの伝搬を遮断し、かつ面積的
に小さい空隙部とし、リードフレーム自体の面積内で構
成できるようにしている。
【0015】またリード構成体6をフレーム枠体4に保
持するために、保持部10をリード構成体6の各辺内に
1箇所ずつ設けているが、各辺に設ける保持部10の数
は、リード構成体6の保持の安定性と、衝撃、ストレス
の伝搬を遮断する点に鑑みると、各辺に1つがよく、複
数個設けると、衝撃、ストレスがその保持部を通じて伝
搬してしまうので、効果が低減してしまう。
【0016】図2には図1に示したリードフレームに対
して半導体チップを接着、固定した状態を示す。図2
(a)は平面図、図2(b)は図2(a)のA−A1箇
所の断面図である。図示するように、リードフレームの
保持リード部1と半導体チップ7の主面とが接着剤8に
より接着、固定されており、リード構成体とフレーム枠
体4との間に空隙部9が形成されている。
【0017】本実施形態で示した半導体装置用リードフ
レームを用いることにより、半導体チップとリードフレ
ームの保持リード部とを接着剤により接着した後、次工
程へ移行する際の工程移行の移動(搬送)時には、リー
ドフレーム自体がその移動の衝撃を受けても、その衝撃
は空隙部9で遮断されるので、半導体チップとリードと
が外れることはなくなる。また、移動の衝撃に限らず、
半導体チップが接着剤を介して保持されたリードフレー
ムに対して、ワイヤーボンド処理を行うために、ワイヤ
ーボンダーのステージ上に真空吸着によって固定した際
の衝撃、つまりリードフレーム自体が真空吸着によって
ストレスを受けた場合、そのストレスがリードフレーム
のフレーム枠に印加されても、ストレスは空隙部9で遮
断され、リード構成体まで伝搬されることはなく、接着
していた半導体チップとリードとが外れることもなくな
る。したがって、製造工程においては、「チップはず
れ」を防止でき、製品の量産歩留まりに大きな効果があ
る。
【0018】特に、2連以上の複数列のリードフレー
ム、つまり図1に示したようなリード構成体6が複数列
構成で1つのフレーム枠体4内に配置されたリードフレ
ームでは、リードフレーム全体が面積的に大きくなり、
搬送等の移送時や、真空吸着時のストレスによるリード
フレーム自体が受ける衝撃が大きくなり、リードフレー
ム自体が歪み、ひずみを起こすことがあるが、本実施形
態のように空隙部でリード構成体を包囲して、ストレ
ス、衝撃の伝搬を遮断するため、より効果的に衝撃、ス
トレスを遮断する効果がある。
【0019】また図1では、半導体チップを保持する保
持リード部1をインナーリード部2とは別構成となって
いる例を示したが、微細化対応として、リード面積、リ
ード間ピッチを考慮し、半導体チップを保持する部分、
すなわち保持部をインナーリード部に有し、そのインナ
ーリード部の一部分で半導体チップを保持するように構
成されたリードフレームにおいても、本実施形態の効果
は同様に顕れるものである。
【0020】なお、リードフレームとして面積的に余裕
がある場合は、空隙部9であるスリットを二重配列して
もよく、クッション構造となるため、より効果的に衝
撃、ストレスの伝搬を遮断できるものである。
【0021】
【発明の効果】以上、本発明の半導体装置用リードフレ
ームは、リード構成体とフレーム枠体との間にリード構
成体を包囲する空隙部を有しているので、半導体チップ
とリードフレームの保持リード部とを接着剤により接着
した後、次工程へ移行する際の工程移行の移動(搬送)
時には、リードフレーム自体がその移動の衝撃を受けて
も、その衝撃は空隙部で遮断されるので、半導体チップ
とリードとが外れることはなくなる。また、移動の衝撃
に限らず、リードフレームが受けるストレスによるリー
ドフレーム自体の歪み、ひずみに対しても、空隙部で遮
断することができるものである。
【0022】特に本発明は、2連以上の複数列のリード
フレームでは、リードフレーム全体が面積的に大きくな
り、搬送等の移送時や、真空吸着時のストレスによるリ
ードフレーム自体が受ける衝撃が大きくなり、リードフ
レーム自体が歪み、ひずみを起こすことがあるが、本実
施形態のように空隙部でリード構成体を包囲して、スト
レス、衝撃の伝搬を遮断するため、より効果的に衝撃、
ストレスを遮断する効果がある。この効果は、特に製造
工程においては、「チップはずれ」を防止でき、製品の
量産歩留まりに多大な効果を奏するものである。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置用リードフレ
ームを示す平面図
【図2】本発明の一実施形態の半導体装置用リードフレ
ームを示す図
【図3】従来の半導体装置用リードフレームを示す平面
【図4】従来の半導体装置用リードフレームを示す図
【符号の説明】
1 保持リード部 2 インナーリード部 3 アウターリード部 4 フレーム枠体 5 ダムリード部 6 リード構成体 7 半導体チップ 8 接着剤 9 空隙部 10 保持部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを保持するリード部を有
    し、前記半導体チップと電気的な接続をするための複数
    のインナーリード部と、前記インナーリード部と接続し
    た複数のアウターリード部と、前記インナーリード部と
    アウターリード部とを包囲するフレーム枠体とを有する
    リードフレームであって、前記インナーリード部とアウ
    ターリード部とによりリード構成体を構成し、前記リー
    ド構成体とフレーム枠体との間に前記リード構成体を包
    囲する空隙部を有し、前記リード構成体は前記空隙部内
    において、保持部により前記フレーム枠体に連結されて
    いることを特徴とする半導体装置用リードフレーム。
  2. 【請求項2】 半導体チップを保持するリード部を有
    し、前記半導体チップと電気的な接続をするための複数
    のインナーリード部と、前記インナーリード部と接続し
    た複数のアウターリード部と、前記インナーリード部と
    アウターリード部とを包囲するフレーム枠体とを有する
    リードフレームであって、前記インナーリード部とアウ
    ターリード部とによりリード構成体を構成し、前記リー
    ド構成体が前記フレーム枠体内に複数列配置され、各リ
    ード構成体間と、リード構成体とフレーム枠体との間に
    前記リード構成体を包囲する空隙部を有し、前記リード
    構成体は前記空隙部内において、保持部により前記フレ
    ーム枠体に連結されていることを特徴とする半導体装置
    用リードフレーム。
  3. 【請求項3】 半導体チップを保持する複数の第1のリ
    ード部と、前記半導体チップと電気的な接続をするため
    の複数のインナーリード部と、前記インナーリード部と
    接続した複数のアウターリード部と、前記第1のリード
    部とインナーリード部とアウターリード部とを包囲する
    フレーム枠体とを有するリードフレームであって、前記
    第1のリード部とインナーリード部とアウターリード部
    とによりリード構成体を構成し、前記リード構成体とフ
    レーム枠体との間に前記リード構成体を包囲する空隙部
    を有し、前記リード構成体は前記空隙部内において、保
    持部により前記フレーム枠体に連結されていることを特
    徴とする半導体装置用リードフレーム。
  4. 【請求項4】 空隙部はスリットで構成されていること
    を特徴とする請求項1〜請求項3のいずれかに記載の半
    導体装置用リードフレーム。
JP20127097A 1997-07-28 1997-07-28 半導体装置用リードフレーム Pending JPH1145968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20127097A JPH1145968A (ja) 1997-07-28 1997-07-28 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20127097A JPH1145968A (ja) 1997-07-28 1997-07-28 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH1145968A true JPH1145968A (ja) 1999-02-16

Family

ID=16438180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20127097A Pending JPH1145968A (ja) 1997-07-28 1997-07-28 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH1145968A (ja)

Similar Documents

Publication Publication Date Title
JP2915892B2 (ja) 樹脂封止型半導体装置およびその製造方法
US6177724B1 (en) Semiconductor device
US6635963B2 (en) Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JPH041503B2 (ja)
US8980692B2 (en) Semiconductor device manufacturing method
JPH1012769A (ja) 半導体装置およびその製造方法
JP2586344B2 (ja) キャリアフィルム
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
US6492196B1 (en) Packaging process for wafer level IC device
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JP4185665B2 (ja) ウェーハレベルパッケージ
JPH1145968A (ja) 半導体装置用リードフレーム
US6211563B1 (en) Semiconductor package with an improved leadframe
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
JPH0653266A (ja) 半導体装置
JPH07193160A (ja) チップキャリア
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JPH07211731A (ja) 半導体装置
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
JPH0493052A (ja) 半導体集積回路装置
JPH1126643A (ja) 半導体装置
JPH11135526A (ja) 半導体装置の製造方法
JPH09181223A (ja) 半導体装置