JPS6318652A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6318652A JPS6318652A JP16303286A JP16303286A JPS6318652A JP S6318652 A JPS6318652 A JP S6318652A JP 16303286 A JP16303286 A JP 16303286A JP 16303286 A JP16303286 A JP 16303286A JP S6318652 A JPS6318652 A JP S6318652A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- pellet
- lead
- semiconductor device
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000008188 pellet Substances 0.000 claims abstract description 25
- 239000012212 insulator Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 235000014121 butter Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、時にペレット搭
載部を有しないリードフレームを用いて、任意の大きさ
のペレットを搭載することができる半導体装置の製造方
法に関するものである０〔従来の技術〕 従来の半導体装置は、第４図および第５図に示すように
、ペレット搭載部９を有するリードフレーム３０にペレ
ット９を搭載し、ワイヤーボンディング１０を行い、樹
脂封止し、選別・検査を行って製造されていた０なお、
７はリード端子のインナーリード部である。
載部を有しないリードフレームを用いて、任意の大きさ
のペレットを搭載することができる半導体装置の製造方
法に関するものである０〔従来の技術〕 従来の半導体装置は、第４図および第５図に示すように
、ペレット搭載部９を有するリードフレーム３０にペレ
ット９を搭載し、ワイヤーボンディング１０を行い、樹
脂封止し、選別・検査を行って製造されていた０なお、
７はリード端子のインナーリード部である。
上述した従来のペレット搭載部を有する様なリードフレ
ームを使用して、半導体装置の製造を行うと下記の様な
欠点があった。
ームを使用して、半導体装置の製造を行うと下記の様な
欠点があった。
ペレット搭載部８の太ききを任意に変更できないので、
ペレット９が太きすぎて搭載できないために高額な費用
を投じて新しいリードフレーム３０を準備せねばならな
い０又逆にペレットが小さすぎるとワイヤーボッディン
グ時にワイヤー１０の長さが極端に長くなりワイヤー−
ペレット間等の端絡をおこし、特性不良となりやすい。
ペレット９が太きすぎて搭載できないために高額な費用
を投じて新しいリードフレーム３０を準備せねばならな
い０又逆にペレットが小さすぎるとワイヤーボッディン
グ時にワイヤー１０の長さが極端に長くなりワイヤー−
ペレット間等の端絡をおこし、特性不良となりやすい。
内部リード先端７が独立しているのでリードフシーム搬
送時、外部からの衝撃等により、リード先端が変形して
、リード間ンヨートをおこしたり、ショートしなくても
ボンディング不可能な状態となりやすい。
送時、外部からの衝撃等により、リード先端が変形して
、リード間ンヨートをおこしたり、ショートしなくても
ボンディング不可能な状態となりやすい。
〔問題点を解決するための手段」
本発明の目的は、このような製造上の不具合を解消する
ことにあシ、内部リードが１ケ所にて連結されたリード
フレームを用いペレットサイズに応じて内部リードの位
置をパンチングにより変更し、パンチングにより打ち抜
かれた部分には絶縁物を接層することにより、半導体装
置を製造することである。
ことにあシ、内部リードが１ケ所にて連結されたリード
フレームを用いペレットサイズに応じて内部リードの位
置をパンチングにより変更し、パンチングにより打ち抜
かれた部分には絶縁物を接層することにより、半導体装
置を製造することである。
次に本発明について図面を参照して説明する。
第１図は夫々本発明の一実施例のリードフレームの内部
バターノである。本実施例のリードフレーム２０では、
内部リード２が内部リード連結部】にて連結されている
０これを第２図のように、ペレットの大きさによりパン
チングしてイノナーリード部３とし、しかる後シート伏
の絶縁物４をワイヤーボンディングを行わない刀のリー
ドフレーム表面に接層し、ペレット搭載部を形成する０
その後、第３図１、〜．（Ｂ）のように、ペレット５を
マウントし、ワイヤーボンディング６を行い、樹脂封止
するものである。
バターノである。本実施例のリードフレーム２０では、
内部リード２が内部リード連結部】にて連結されている
０これを第２図のように、ペレットの大きさによりパン
チングしてイノナーリード部３とし、しかる後シート伏
の絶縁物４をワイヤーボンディングを行わない刀のリー
ドフレーム表面に接層し、ペレット搭載部を形成する０
その後、第３図１、〜．（Ｂ）のように、ペレット５を
マウントし、ワイヤーボンディング６を行い、樹脂封止
するものである。
以上説明したように本発明は、
（１）リードフレームの内部リードを連結したため、組
立投入前のリードフレーム変形によるトラブルをなくす
ことができる０ （２）同一リードフレームにて第２図のａ、ｂのサイズ
を変更することによシペレ、トサイズにあったペレット
搭載部を設けることができ、組立歩留が飛躍的に向上す
る。
立投入前のリードフレーム変形によるトラブルをなくす
ことができる０ （２）同一リードフレームにて第２図のａ、ｂのサイズ
を変更することによシペレ、トサイズにあったペレット
搭載部を設けることができ、組立歩留が飛躍的に向上す
る。
（３）同一リードフレームにて任意のペレットのマウン
トが可能であるため従来の様にペレットサイズにあった
リードフレーム金型を準備する心安がなく設備費の低減
が行える 等の効果がある。
トが可能であるため従来の様にペレットサイズにあった
リードフレーム金型を準備する心安がなく設備費の低減
が行える 等の効果がある。
第１図は本発明の一実施例に用いたリードフレームの内
部バター７図、第２図は内部リードをパンチング加工し
絶縁物を接着した伏態の平面図、第３図囚、（匂はワイ
ヤーボッディング後の平面図、断面図、７ｇ４図および
第５図囚、（Ｂ）は従来例を示す工程図である。 １・・・・・・内部リード連結部、２・・・・・・内部
リード、３・・・・・・バノチノグ後の内部リード、４
・・・・・・絶縁物、５・・・・・ペレット、６・・・
・・・ボンディングワイヤー、７・・・・・・内部リー
ド、８・・・・・・ペレット搭載部、９・・・・・・ペ
レット、】０・・・・・・ボッディングワイヤー〇病１
図 筋４よ
部バター７図、第２図は内部リードをパンチング加工し
絶縁物を接着した伏態の平面図、第３図囚、（匂はワイ
ヤーボッディング後の平面図、断面図、７ｇ４図および
第５図囚、（Ｂ）は従来例を示す工程図である。 １・・・・・・内部リード連結部、２・・・・・・内部
リード、３・・・・・・バノチノグ後の内部リード、４
・・・・・・絶縁物、５・・・・・ペレット、６・・・
・・・ボンディングワイヤー、７・・・・・・内部リー
ド、８・・・・・・ペレット搭載部、９・・・・・・ペ
レット、】０・・・・・・ボッディングワイヤー〇病１
図 筋４よ
Claims (1)
- リードフレームの内部リードが１ケ所にて連結されてい
るリードフレームを用い、ペレット搭載部はペレットの
大きさによって任意にバンチングによって内部リードを
切断した後、シート状の絶縁物を内部リード上でワイヤ
ーボンディングされないリード表面に、先にバンチング
で打ち抜いたエリアを含んで接着し、成形することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16303286A JPS6318652A (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16303286A JPS6318652A (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318652A true JPS6318652A (ja) | 1988-01-26 |
| JPH0582981B2 JPH0582981B2 (ja) | 1993-11-24 |
Family
ID=15765889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16303286A Granted JPS6318652A (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6318652A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653400A (ja) * | 1992-07-28 | 1994-02-25 | Nec Corp | リードフレーム |
| KR19980067079A (ko) * | 1997-01-31 | 1998-10-15 | 이대원 | 트랜지스터용 리드프레임 제조방법 |
| USRE38704E1 (en) | 1995-06-26 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | Optical disk recording method employing a plurality of recording areas and apparatus therefor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421262A (en) * | 1977-07-18 | 1979-02-17 | Daiakon Inc | Method of producing electronic part package and device used therefor |
| JPS6095941A (ja) * | 1983-10-31 | 1985-05-29 | Toshiba Corp | 半導体装置 |
-
1986
- 1986-07-11 JP JP16303286A patent/JPS6318652A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421262A (en) * | 1977-07-18 | 1979-02-17 | Daiakon Inc | Method of producing electronic part package and device used therefor |
| JPS6095941A (ja) * | 1983-10-31 | 1985-05-29 | Toshiba Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653400A (ja) * | 1992-07-28 | 1994-02-25 | Nec Corp | リードフレーム |
| USRE38704E1 (en) | 1995-06-26 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | Optical disk recording method employing a plurality of recording areas and apparatus therefor |
| USRE41469E1 (en) | 1995-06-26 | 2010-08-03 | Panasonic Corporation | Optical disk recording method employing a plurality of recording areas and apparatus therefor |
| KR19980067079A (ko) * | 1997-01-31 | 1998-10-15 | 이대원 | 트랜지스터용 리드프레임 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582981B2 (ja) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS629639A (ja) | 半導体装置の製造方法 | |
| JPH05226564A (ja) | 半導体装置 | |
| US3698073A (en) | Contact bonding and packaging of integrated circuits | |
| JPS6318652A (ja) | 半導体装置の製造方法 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JPS5866346A (ja) | 半導体装置 | |
| JPS61237458A (ja) | 樹脂封止型半導体装置 | |
| JPH0394435A (ja) | 半導体装置 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPS62204555A (ja) | リ−ドフレ−ム | |
| KR100621990B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH053277A (ja) | 半導体装置 | |
| JPH0464256A (ja) | 半導体装置の製造方法 | |
| JPS63208257A (ja) | リ−ドフレ−ム | |
| JPS61271848A (ja) | 半導体パツケ−ジの製法 | |
| JPH01216563A (ja) | リードフレームの製造方法 | |
| JPH0294464A (ja) | 半導体装置用リードフレーム | |
| JPH01243560A (ja) | 半導体装置 | |
| JPH04343459A (ja) | 半導体装置の製造方法 | |
| JPH04146659A (ja) | 半導体装置およびその製造方法 | |
| JPH0463444A (ja) | 半導体記憶装置の製造装置 | |
| JPH04164345A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPS59134862A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |