JPH01243560A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01243560A JPH01243560A JP6947588A JP6947588A JPH01243560A JP H01243560 A JPH01243560 A JP H01243560A JP 6947588 A JP6947588 A JP 6947588A JP 6947588 A JP6947588 A JP 6947588A JP H01243560 A JPH01243560 A JP H01243560A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor device
- package body
- lead
- side end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 229920003002 synthetic resin Polymers 0.000 claims description 2
- 239000000057 synthetic resin Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 4
- 230000035939 shock Effects 0.000 abstract 2
- 239000008188 pellet Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特にパッケージ本体の側部より
リードが導出されてなる半導体装置のパッケージ構造に
適用して有効な技術に関する。
リードが導出されてなる半導体装置のパッケージ構造に
適用して有効な技術に関する。
この種の半導体装置のパッケージ形状について記載さ、
れている例としては、日経マグロウヒル社、昭和５９年
６月１１日発行、「日経エレクトロニクス別冊、マイク
ロデバイセズＪＰ１４８〜Ｐ１５９がある。
れている例としては、日経マグロウヒル社、昭和５９年
６月１１日発行、「日経エレクトロニクス別冊、マイク
ロデバイセズＪＰ１４８〜Ｐ１５９がある。
上記文献においては、今後注目されるパッケージ形状と
して、表面実装形のフラットパッケージおよびＰＬＣＣ
（プラスチック・リーデツド・チップキャリア）等が説
明されている。
して、表面実装形のフラットパッケージおよびＰＬＣＣ
（プラスチック・リーデツド・チップキャリア）等が説
明されている。
ところで、上記フラットパッケージあるいはＰＬＣＣ等
をはじめとして、大半の半導体装置においては、封止さ
れた半導体ペレットへの電源供給または信号の入出力の
ためにパッケージ本体の側部より所定形状に折曲された
リードを備えた形式のものが広く用いられている。
をはじめとして、大半の半導体装置においては、封止さ
れた半導体ペレットへの電源供給または信号の入出力の
ためにパッケージ本体の側部より所定形状に折曲された
リードを備えた形式のものが広く用いられている。
なお、リードの構造について説明されている例としては
、特開昭６０−２０６１４４号公報がある。
、特開昭６０−２０６１４４号公報がある。
〔発明が解決しようとする課題？
ところが、上記半導体装置構造においては、リードの先
端は、パッケージ本体の側部外方に太きく突出した形状
とされているため、半導体装置の選別工程あるいは搬送
工程において、半導体装置同士の衝突、落下等の衝撃に
よりリードの変形を来す確率が高かった。
端は、パッケージ本体の側部外方に太きく突出した形状
とされているため、半導体装置の選別工程あるいは搬送
工程において、半導体装置同士の衝突、落下等の衝撃に
よりリードの変形を来す確率が高かった。
上記のようなリードの変形は、半導体装置の外観不良の
要因となり、信頼性を低下させる原因ともなっていた。
要因となり、信頼性を低下させる原因ともなっていた。
本発明は、上記課題に着目してなされたものであり、そ
の目的は衝突、落下等による半導体装置のリードの変形
を防止して実装信頼性の高い半導体装置を提供すること
にある。
の目的は衝突、落下等による半導体装置のリードの変形
を防止して実装信頼性の高い半導体装置を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。
を簡単に説明すれば、概ね次の通りである。
すなわち、パッケージ本体の側部から外部に導出された
リードの最大側方部よりもさらに外方にパッケージ本体
の側端部が位置するようにしたものである。
リードの最大側方部よりもさらに外方にパッケージ本体
の側端部が位置するようにしたものである。
上記した手段によれば、パッケージ本体の側端部の内方
にリードの最大側方部が位置されているため、半導体装
置の衝突あるいは落下等の際に直接リードに対して衝撃
が加わることを防止でき、リードの変形を防止できる。
にリードの最大側方部が位置されているため、半導体装
置の衝突あるいは落下等の際に直接リードに対して衝撃
が加わることを防止でき、リードの変形を防止できる。
これにより、リード変形にともなう外観不良を防止でき
、半導体装置の信頼性を高めることができる。
、半導体装置の信頼性を高めることができる。
〔実施例１〕
第１図は本発明の一実施例である半導体装置を示す概略
断面図、第２図は本実施例の半導体装置が複数個接触状
態になった場合における各半導体装置のリード同士の位
置関係を示す説明図である。
断面図、第２図は本実施例の半導体装置が複数個接触状
態になった場合における各半導体装置のリード同士の位
置関係を示す説明図である。
本実施例１の半導体装置１は、合成樹脂からなるパッケ
ージ本体２よりクランク状のリード３が導出されてなる
樹脂封止形の半導体装置１である。
ージ本体２よりクランク状のリード３が導出されてなる
樹脂封止形の半導体装置１である。
当該半導体装置ｌは、たとえば以下のようにして得るこ
とができる すなわち、図示されない半導体ウェハを分割して得られ
たペレット４を銀ペースト等の接合材６を用いてリード
フレーム（原形は図示せず）のタブ７上に装着した後、
当該ペレット４０回路形成面に形成されたパッド５とイ
ンナーリード３ａ（パッケージ本体２に封止される部分
のリード）とが銅（Ｃｕ）、金（Ａｕ）又はアルミニウ
ム（Ａ１）等からなる導電性のワイヤ８で結線される。
とができる すなわち、図示されない半導体ウェハを分割して得られ
たペレット４を銀ペースト等の接合材６を用いてリード
フレーム（原形は図示せず）のタブ７上に装着した後、
当該ペレット４０回路形成面に形成されたパッド５とイ
ンナーリード３ａ（パッケージ本体２に封止される部分
のリード）とが銅（Ｃｕ）、金（Ａｕ）又はアルミニウ
ム（Ａ１）等からなる導電性のワイヤ８で結線される。
このような結線に際しては公知のワイヤボンディング技
術が用いられる。すなわち、まずワイヤ８の先端を加熱
して球状のボンディングボール１０を形成した後、該い
ボンディングボール１０に対して加熱通境下で超音波振
動を印加しながら上記パッド５の表面に押圧する。これ
によってボンディングボールＩＯとパッド５とが接合さ
れる。
術が用いられる。すなわち、まずワイヤ８の先端を加熱
して球状のボンディングボール１０を形成した後、該い
ボンディングボール１０に対して加熱通境下で超音波振
動を印加しながら上記パッド５の表面に押圧する。これ
によってボンディングボールＩＯとパッド５とが接合さ
れる。
次に、当該ワイヤ８をループを描くようにして張設し、
一方の端部をインナーリード３ａの所定部位に超音波振
動を印加しながら接合する。このようなサイクルのワイ
ヤボンディングを各パッド５について繰り返してペレッ
ト４の各パッド５とそれに対応するリード３との電気的
導通を実現する。
一方の端部をインナーリード３ａの所定部位に超音波振
動を印加しながら接合する。このようなサイクルのワイ
ヤボンディングを各パッド５について繰り返してペレッ
ト４の各パッド５とそれに対応するリード３との電気的
導通を実現する。
以上のようにしてワイヤボンディングの完了したリード
フレームを図示されない所定形状の金型内に載置し、金
型内に溶融状態のエポキシ樹脂等の封止樹脂１１を高圧
注入し、さらに当該樹脂１１を硬化させることにより、
パッケージ本体２が形成される。
フレームを図示されない所定形状の金型内に載置し、金
型内に溶融状態のエポキシ樹脂等の封止樹脂１１を高圧
注入し、さらに当該樹脂１１を硬化させることにより、
パッケージ本体２が形成される。
ここで、本実施例において、第１図で示される側端部２
ａが外方に突出されたパッケージ本体２の形状を実現す
るためには、当該パッケージ本体２の上半部を形成する
上金型のキャビティ （樹脂注入空間）を太き（形成し
、下半部を形成する下金型のキャビティを小さく形成す
ることにより可能である。
ａが外方に突出されたパッケージ本体２の形状を実現す
るためには、当該パッケージ本体２の上半部を形成する
上金型のキャビティ （樹脂注入空間）を太き（形成し
、下半部を形成する下金型のキャビティを小さく形成す
ることにより可能である。
次に、上ｌ己パッケージ本体２から外部に導出されたリ
ード３をそれぞれ独豆状態に分断し１．断面クランク状
に型材等で加工することにより、第１図に示される半導
体装置１が得られる。
ード３をそれぞれ独豆状態に分断し１．断面クランク状
に型材等で加工することにより、第１図に示される半導
体装置１が得られる。
本実施例において、上記半導体装置１のリード３は、リ
ード３の外方先端（第１図における八で示される部分：
最大側方部）が、上記のようにして形成されたパッケー
ジ本体２の側端部よりも内方に位置するように加工され
ている。
ード３の外方先端（第１図における八で示される部分：
最大側方部）が、上記のようにして形成されたパッケー
ジ本体２の側端部よりも内方に位置するように加工され
ている。
したがって、当該構造の半導体装置１では、第２図に示
すように選別工程あるいは搬送工程等において半休装置
同士が互いに接触状態となった場合にも、リード３同士
が接触することはなく、衝突時あるいは落下時における
衝撃は直接リード３に加わることなく、パッケージ本体
２の側端部２ａに加わり、このため、リード３の変形が
有効に防止される。
すように選別工程あるいは搬送工程等において半休装置
同士が互いに接触状態となった場合にも、リード３同士
が接触することはなく、衝突時あるいは落下時における
衝撃は直接リード３に加わることなく、パッケージ本体
２の側端部２ａに加わり、このため、リード３の変形が
有効に防止される。
このため、リード３の変形に起因する半導体装置１の外
観不良の発生を防止でき、実装信頼性を高めることがで
きる。
観不良の発生を防止でき、実装信頼性を高めることがで
きる。
〔実施例２〕
第３図は本発明の他の実施例である半導体装置１を示す
概略部分断面図である。
概略部分断面図である。
本実施例の半導体装置ｌは、パッケージ本体２の構造に
ついては上記実施例１で説明した半導体装置１とほぼ同
様のものであるが、リード形状が異なる。
ついては上記実施例１で説明した半導体装置１とほぼ同
様のものであるが、リード形状が異なる。
すなわち、当該半導体装置１から導出されたり一部１３
は一旦パッケージ側方に突出された後、パッケージ本体
２の裏面方向に３字状に弯曲され、その先端はパッケー
ジ本体２の裏面に設けられた凹部１２に入り込んだ構造
とされている。
は一旦パッケージ側方に突出された後、パッケージ本体
２の裏面方向に３字状に弯曲され、その先端はパッケー
ジ本体２の裏面に設けられた凹部１２に入り込んだ構造
とされている。
本実施例２においては、このリード１３の弯曲部分の最
大側方部（同図でＢで示す部分）は、パッケージ本体２
の側端部２ａよりも内方に位置されるように加工されて
いる。このため、上記実施例１と同様に、半導体装置１
０選別工程および搬送工程等において、半導体装置ｌ同
士の衝突・落下等の際にもリード１３が直接衝撃を受け
ることを防止でき、リード１３の変形の発生を有効に防
止できる。
大側方部（同図でＢで示す部分）は、パッケージ本体２
の側端部２ａよりも内方に位置されるように加工されて
いる。このため、上記実施例１と同様に、半導体装置１
０選別工程および搬送工程等において、半導体装置ｌ同
士の衝突・落下等の際にもリード１３が直接衝撃を受け
ることを防止でき、リード１３の変形の発生を有効に防
止できる。
以上本発明者によってなされた発明を実施例−基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、実施例１では
、リードがクランク形状に折曲されたいわゆるガルウィ
ングリード、実施例２では、弯曲されたＪベンドリード
の各加工形状を備えた半導体装置についてそれぞれ説明
したが、上記以外のリード形状を備えた半導体装置ｌで
あってもよい。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、実施例１では
、リードがクランク形状に折曲されたいわゆるガルウィ
ングリード、実施例２では、弯曲されたＪベンドリード
の各加工形状を備えた半導体装置についてそれぞれ説明
したが、上記以外のリード形状を備えた半導体装置ｌで
あってもよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆる樹脂封止形の半導体装
置構造に適用した場合について説明したが、これに限定
されるものではなく、たとえばセラミックパッケージで
構成された気密封止形の半導体装置等に広く適用できる
。
をその利用分野である、いわゆる樹脂封止形の半導体装
置構造に適用した場合について説明したが、これに限定
されるものではなく、たとえばセラミックパッケージで
構成された気密封止形の半導体装置等に広く適用できる
。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、パッケージ本体の側部から外部に導出された
リードの最大側方部よりもさらに外方にパッケージ本体
の側端部が位置するようにした半導体装置構造とするこ
とにより、導出されたり−ドはパッケージ本体の側端部
によって保護されているため、選別工程あるいは搬送工
程等において直接リードに対して衝撃が加わることを防
止でき、衝突・落下等によるリードの変形を防止できる
。
リードの最大側方部よりもさらに外方にパッケージ本体
の側端部が位置するようにした半導体装置構造とするこ
とにより、導出されたり−ドはパッケージ本体の側端部
によって保護されているため、選別工程あるいは搬送工
程等において直接リードに対して衝撃が加わることを防
止でき、衝突・落下等によるリードの変形を防止できる
。
このため、リードの変形に起因する外観不良を防止でき
、実装信頼性の高い半導体装置を提供することができる
。
、実装信頼性の高い半導体装置を提供することができる
。
第１図は、本発明の上記実施例１の半導体装置を示す概
略断面図、 第２図は、同じ（実施例１０半導体装置が複数個接触状
態になった場合における各半導体装置のリード同士の位
置関係を示す説明図、 第３図は、本発明の実施例２における半導体装置を示す
概略部分断面図である。 ｌ・・・半導体装置、２・・・パッケージ本体、３・
・ ・リード、３ａ・ ・ ・インナーリード、１３・
・・リード、４・・・ペレット、５・・・パッド、６・
・・接合材、７・・・タブ、８・・・ワイヤ１．１０・
・・ボンディングボール、１１・・・封止樹脂、１２・
・・凹部。 代理人 弁理士 小 川 勝 男
略断面図、 第２図は、同じ（実施例１０半導体装置が複数個接触状
態になった場合における各半導体装置のリード同士の位
置関係を示す説明図、 第３図は、本発明の実施例２における半導体装置を示す
概略部分断面図である。 ｌ・・・半導体装置、２・・・パッケージ本体、３・
・ ・リード、３ａ・ ・ ・インナーリード、１３・
・・リード、４・・・ペレット、５・・・パッド、６・
・・接合材、７・・・タブ、８・・・ワイヤ１．１０・
・・ボンディングボール、１１・・・封止樹脂、１２・
・・凹部。 代理人 弁理士 小 川 勝 男
Claims (1)
- 【特許請求の範囲】 １、パッケージ本体の側部よりリードが導出された半導
体装置であって、上記リードの最大側方部よりも外方に
側端部が突出形成されたパッケージ本体を備えた半導体
装置。 ２、上記パッケージ本体が合成樹脂で形成されていると
ともに、このパッケージ本体の側部より導出されたリー
ドが断面クランク状に形成されていることを特徴とする
請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6947588A JPH01243560A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6947588A JPH01243560A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243560A true JPH01243560A (ja) | 1989-09-28 |
Family
ID=13403745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6947588A Pending JPH01243560A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243560A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669400A (ja) * | 1992-08-19 | 1994-03-11 | Nec Corp | 半導体装置 |
| US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
-
1988
- 1988-03-25 JP JP6947588A patent/JPH01243560A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
| US5637923A (en) * | 1991-10-17 | 1997-06-10 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device |
| US5666064A (en) * | 1991-10-17 | 1997-09-09 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
| US5736428A (en) * | 1991-10-17 | 1998-04-07 | Fujitsu Limited | Process for manufacturing a semiconductor device having a stepped encapsulated package |
| US5750421A (en) * | 1991-10-17 | 1998-05-12 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
| JPH0669400A (ja) * | 1992-08-19 | 1994-03-11 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007757Y1 (ko) | 반도체 패키지 | |
| US6355502B1 (en) | Semiconductor package and method for making the same | |
| JP3454920B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR100192028B1 (ko) | 플라스틱 밀봉형 반도체 장치 | |
| US20030143776A1 (en) | Method of manufacturing an encapsulated integrated circuit package | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JPH01243560A (ja) | 半導体装置 | |
| JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH10116953A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JPH0653266A (ja) | 半導体装置 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH02181956A (ja) | 半導体装置 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP2000349187A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| KR200150930Y1 (ko) | 반도체 와이어 본딩장치 | |
| JP2002368184A (ja) | マルチチップ半導体装置 | |
| KR100259079B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR19990000382A (ko) | 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법 | |
| JP2001077136A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH01135058A (ja) | 半導体装置 |