JPH04343459A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04343459A
JPH04343459A JP11519491A JP11519491A JPH04343459A JP H04343459 A JPH04343459 A JP H04343459A JP 11519491 A JP11519491 A JP 11519491A JP 11519491 A JP11519491 A JP 11519491A JP H04343459 A JPH04343459 A JP H04343459A
Authority
JP
Japan
Prior art keywords
semiconductor chip
leads
lead
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11519491A
Other languages
English (en)
Inventor
Mitsuo Sato
充男 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP11519491A priority Critical patent/JPH04343459A/ja
Publication of JPH04343459A publication Critical patent/JPH04343459A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
【0002】
【従来の技術】従来の半導体装置用リードフレームは、
図2に示す様に、半導体チップを搭載するダイパッド部
1と半導体チップと外部端子を接続する内部リード2及
び樹脂封止後外部端子となる外部リード3を有している
【0003】このリードフレームを用いて半導体装置を
製造する場合には、まず、ダイパット部に半導体チップ
を搭載し、半導体チップと内部リード2をボッディング
ワイヤにて接続する。
【0004】次に、内部リード2の一部を残してダイパ
ッド部1に搭載された半導体チップとボンディングワイ
ヤと内部リード2を樹脂封止する。
【0005】次に、樹脂封止済みのリードフレームの切
断、曲げ等の加工を行っていた。
【0006】
【発明が解決しようとする課題】この従来の半導体装置
用リードフレームでは、打抜かれた部分が多く、強度が
不充分なため、樹脂封止以前の工程において運搬等の外
部からの振動が外部リードを伝わり、リードフレームの
内部リードが振動し半導体チップと内部リードの接続が
不完全になるという問題点が有った。
【0007】本発明の目的は、外部からの振動の影響を
排除し、半導体チップと内部リードとの充分な接続が得
られる接続信頼性の高い半導体装置の製造方法を提供す
ることにある。
【0008】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体チップを搭載するダイパット部と内部
リードが形成されたリードフレームの前記ダイパット部
に半導体チップを搭載し該半導体チップと前記内部リー
ドとをボンディングワイヤにて接続する工程と、前記内
部リードの一部を残して前記半導体チップと前記ボンデ
ィングワイヤと前記内部リードとを樹脂封止する工程と
、前記リードフレームの余白部に前記内部リードに接続
する外部リードを形成する工程とを含む。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0010】図1は本発明の一実施例を説明する樹脂封
止前のリードフレームの平面図である。
【0011】まず、図1に示すリードフレームのダイパ
ット部1に半導体チップを搭載し、半導体チップと内部
リード2をボンディングワイヤにて接続する。
【0012】次に、内部リード2の一部を残してダイパ
ッド部1に搭載された半導体チップとボンディングワイ
ヤと内部リード2を樹脂封止する。
【0013】次に、樹脂封止されたリードフレームの余
白部にプレス加工等により図2に示す従来と同じ形状の
外部リードを形成する。
【0014】次に、外部リードを形成したリードフレー
ムの切断、曲げ加工等を行い、半導体装置を得る。
【0015】このようにして得られた半導体装置は、樹
脂封止前は外部の振動等の影響を受けにくい構造であり
、樹脂封止後は封止樹脂により保護されるので、半導体
チップと内部リード2の接続は確実で、信頼性の高いも
のとなる。
【0016】
【発明の効果】以上説明したように本発明は、リードフ
レームの外部リードの加工を樹脂封止後に行うことによ
り、樹脂封止前の工程において運搬等の外部からの振動
による影響を受けにくい構造を保ち、樹脂封止工程後は
、封止樹脂にて保護されるので、半導体チップと内部リ
ードの接続は、確実で信頼性を高める効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を説明する樹脂封止前のリー
ドフレームの平面図である。
【図2】従来の半導体装置の製造方法を説明するリード
フレームの平面図である。
【符号の説明】
1    ダイパット部 2    内部リード 3    外部リード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体チップを搭載するダイパット部
    と内部リードが形成されたリードフレームの前記ダイパ
    ット部に半導体チップを搭載し該半導体チップと前記内
    部リードとをボンディングワイヤにて接続する工程と、
    前記内部リードの一部を残して前記半導体チップと前記
    ボンディングワイヤと前記内部リードとを樹脂封止する
    工程と、前記リードフレームの余白部に前記内部リード
    に接続する外部リードを形成する工程とを含むことを特
    徴とする半導体装置の製造方法。
JP11519491A 1991-05-21 1991-05-21 半導体装置の製造方法 Pending JPH04343459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11519491A JPH04343459A (ja) 1991-05-21 1991-05-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11519491A JPH04343459A (ja) 1991-05-21 1991-05-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04343459A true JPH04343459A (ja) 1992-11-30

Family

ID=14656686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11519491A Pending JPH04343459A (ja) 1991-05-21 1991-05-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04343459A (ja)

Similar Documents

Publication Publication Date Title
US5696033A (en) Method for packaging a semiconductor die
KR970011649B1 (ko) 반도체 장치의 제조방법
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
JPH088385A (ja) 樹脂封止型半導体装置
JPH04343459A (ja) 半導体装置の製造方法
JPS6086851A (ja) 樹脂封止型半導体装置
JPS61237458A (ja) 樹脂封止型半導体装置
JPH09223767A (ja) リードフレーム
JP3192238B2 (ja) 半導体装置の組立方法
JPH11260972A (ja) 薄型半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
JPH05243317A (ja) 半導体装置
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法
JPH09129803A (ja) ホール素子及びその製造方法
JPH08316371A (ja) 樹脂封止型半導体装置
JPS6318652A (ja) 半導体装置の製造方法
JPH07101729B2 (ja) マルチチップ半導体装置およびその製造方法
JP2679687B2 (ja) 樹脂封止型半導体装置
JPH0777248B2 (ja) 樹脂封止形半導体装置及びその製造方法
JPH02146740A (ja) 半導体装置
JPH06163789A (ja) 半導体装置
JPH06244335A (ja) 樹脂封止型半導体装置
JPH01135058A (ja) 半導体装置
JPS60170242A (ja) 半導体装置連結体