JPH09223767A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH09223767A
JPH09223767A JP8028217A JP2821796A JPH09223767A JP H09223767 A JPH09223767 A JP H09223767A JP 8028217 A JP8028217 A JP 8028217A JP 2821796 A JP2821796 A JP 2821796A JP H09223767 A JPH09223767 A JP H09223767A
Authority
JP
Japan
Prior art keywords
outer edge
die pad
arris
inner leads
arrises
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8028217A
Other languages
English (en)
Inventor
Yoshiharu Takahashi
義治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8028217A priority Critical patent/JPH09223767A/ja
Publication of JPH09223767A publication Critical patent/JPH09223767A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止型半導体装置のパッケージにクラッ
クを生じさせる虞れのないリードフレームを提供し、耐
久性および信頼性を有する樹脂封止型半導体装置とす
る。 【解決手段】 半導体チップ6が載置固定されるダイパ
ッド5の外縁部の稜5aと、ダイパッド5の周囲に配置
された複数のインナーリード3の外縁部の稜3aとが、
面取りされたものであることを特徴とする。 【効果】 樹脂封止型半導体装置を基板等にハンダのリ
フローで実装する際の熱応力が、ダイパッドの外縁部の
稜およびインナーリードの外縁部の稜に集中することな
く分散するので、パッケージにクラックが生じる虞れが
ない。従って、信頼性を有する樹脂封止型半導体装置用
のリードフレームとすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリードフレームに関
し、さらに詳しくは、樹脂封止型半導体装置に供される
リードフレームに関する。
【0002】
【従来の技術】樹脂封止型半導体装置では、半導体チッ
プが載置固定されるダイパッドとパッケージを構成する
樹脂との密着性が問題となっている。これは樹脂が吸湿
性を有することから、樹脂封止型半導体装置を基板等に
ハンダのリフローで実装する際、樹脂内にある水分が加
熱されて気化膨張し、ダイパッドの裏面と樹脂との界面
部分が剥離する、あるいはパッケージの厚さが薄いダイ
パッドの半導体チップが載置固定される面の反対面の稜
に応力が集中してクラックが生じると言うものである。
特に近年では樹脂封止型半導体装置の小型化と薄型化が
顕著であり、上述したような不具合が生じて製品の信頼
性を損なう虞れは益々大となっている。
【0003】このような樹脂封止型半導体装置のパッケ
ージにクラックを生じさせないリードフレームとして、
特開平3−53554号公報に記載されたものがある。
ここに記載されたリードフレームは、ダイパッドのみ外
縁部の稜を丸く面取りしたものである。これを図2を参
照して説明する。図2は、樹脂封止型半導体装置の概略
断面図である。同図で示したように半導体チップ6、ダ
イパッド5、ワイヤー7およびインナーリード3は熱硬
化性樹脂等のパッケージ材で封止されており、パッケー
ジ1外にはインナーリード3の延材である外部リード2
が先端を折り曲げられて出ている。そして、ダイパッド
5の外縁部の稜5aが丸く面取られたものとすることに
より、樹脂封止型半導体装置の基板等にハンダのリフロ
ーで実装する際の熱応力がダイパッド5の稜5aに集中
しないようにし、パッケージ1にクラック4が生じない
ようにしている。
【0004】しかしながら、パッケージ1内に封止され
るものにはインナーリード3も含まれており、このイン
ナーリード3の稜3aにも樹脂封止型半導体装置を基板
等にハンダのリフローで実装する際の熱応力は加わる。
従って、図2に示したようにインナーリード3の稜3a
に応力が集中してパッケージ1にクラック4が生じる虞
れがあり、ダイパッド5の外縁部の稜5aが丸く面取ら
れたものとするだけでは不十分である。
【0005】
【発明が解決しようとする課題】本発明の課題は、樹脂
封止型半導体装置のパッケージにクラックを生じさせる
虞れのないリードフレームを提供し、信頼性を有する樹
脂封止型半導体装置とすることである。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明のリードフレームでは、半導体チップが載置
固定されるダイパッドの外縁部の稜と、ダイパッドの周
囲に配置された複数のインナーリードの外縁部の稜と
が、面取りされたものであることを特徴とする。
【0007】この手段により、樹脂封止型半導体装置を
基板等にハンダのリフローで実装する際の熱応力が、ダ
イパッドの外縁部の稜およびインナーリードの外縁部の
稜の何れにも集中することなく分散する作用があり、パ
ッケージにクラックを生じさせる虞れがない。
【0008】
【発明の実施の形態】以下、本発明の実施の形態例につ
いて図1を参照して説明する。なお、図中の構成要素で
従来の技術と同様の構造を成しているものについては同
一の参照符号を付すものとする。
【0009】図1(a)〜(b)は、従来の技術で参照
した図2におけるA部の概略拡大図である。同図(a)
で示したように、ダイパッド5の外縁部の稜5aおよび
ダイパッド5の周囲に配置された複数のインナーリード
3の外縁部の稜3aは丸く面取りされている。このよう
に丸く面取りを施す手段としては、リードフレームをプ
レス加工する金型をダイパッド5の外縁部の稜5aおよ
びインナーリード3の外縁部の稜3aが丸くなるような
形状としておけば容易に形成することができる。
【0010】上記した事例では、ダイパッド5の外縁部
の稜5aおよびインナーリード3の外縁部の稜3aの全
てが丸く面取りされたものとしたが、一例として図1
(b)で示したように、ダイパッド5の外縁部の稜5a
を直線的に面取りされたものとしても良く、さらに、ダ
イパッド5の外縁部の稜5aおよびインナーリード3の
外縁部の稜3aの各々の面取りの形状は、丸いものある
いは直線的に面取りされたものとするかは任意で良い。
このような直線的な面取りを施す手段も上述したリード
フレームをプレス加工する金型をダイパッド5の外縁部
の稜5aおよびインナーリード3の外縁部の稜3aが直
線的な面取りとなるような形状としておけば容易に形成
することができる。
【0011】
【発明の効果】以上詳しく説明したように、本発明によ
れば、樹脂封止型半導体装置を基板等にハンダのリフロ
ーで実装する際の熱応力が、ダイパッドの外縁部の稜お
よびインナーリードの外縁部の稜に集中することなく分
散するので、パッケージにクラックが生じる虞れがな
い。従って、信頼性を有する樹脂封止型半導体装置用の
リードフレームとすることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態例を示し、(a)〜
(b)は図2におけるA部の概略拡大図である。
【図2】 従来例を示し、樹脂封止型半導体装置の概略
断面図である。
【符号の説明】
1 パッケージ 2 外部リード 3 インナーリード 3a 稜 4 クラック 5 ダイパッド 5a 稜 6 半導体チップ 7 ワイヤー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが載置固定されるダイパッ
    ドの外縁部の稜と、 前記ダイパッドの周囲に配置された複数のインナーリー
    ドの外縁部の稜とが、 面取りされたものであることを特徴とするリードフレー
    ム。
JP8028217A 1996-02-15 1996-02-15 リードフレーム Pending JPH09223767A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8028217A JPH09223767A (ja) 1996-02-15 1996-02-15 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8028217A JPH09223767A (ja) 1996-02-15 1996-02-15 リードフレーム

Publications (1)

Publication Number Publication Date
JPH09223767A true JPH09223767A (ja) 1997-08-26

Family

ID=12242472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8028217A Pending JPH09223767A (ja) 1996-02-15 1996-02-15 リードフレーム

Country Status (1)

Country Link
JP (1) JPH09223767A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
JP2007294621A (ja) * 2006-04-24 2007-11-08 Sharp Corp Led照明装置
JP2013012531A (ja) * 2011-06-28 2013-01-17 Kyocera Corp 電子部品搭載用部材および電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
JP2007294621A (ja) * 2006-04-24 2007-11-08 Sharp Corp Led照明装置
JP2013012531A (ja) * 2011-06-28 2013-01-17 Kyocera Corp 電子部品搭載用部材および電子装置

Similar Documents

Publication Publication Date Title
US5652461A (en) Semiconductor device with a convex heat sink
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
JPH08186151A (ja) 半導体装置及びその製造方法
KR20010110154A (ko) 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
JP2000003988A (ja) リードフレームおよび半導体装置
JPH09223767A (ja) リードフレーム
JPS6086851A (ja) 樹脂封止型半導体装置
JP2000196005A (ja) 半導体装置
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP2003007933A (ja) 樹脂封止型半導体装置
JP2000183263A (ja) 半導体パッケージの製造方法
JPH0451056B2 (ja)
JPH11260972A (ja) 薄型半導体装置
JP2927066B2 (ja) 樹脂封止型半導体装置の製造方法
JPS62198143A (ja) リ−ドフレ−ム
JPS61241954A (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
JPS63248155A (ja) 半導体装置
JPH04322435A (ja) 半導体装置およびその製造方法
JP2516394Y2 (ja) 半導体装置
JP2003204019A (ja) 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法
JPH05129512A (ja) リードフレーム
JPS6060743A (ja) リ−ドフレ−ム
JPH0382067A (ja) 樹脂封止型半導体装置
JPH04170056A (ja) 半導体装置