JPS61271848A - 半導体パツケ−ジの製法 - Google Patents

半導体パツケ−ジの製法

Info

Publication number
JPS61271848A
JPS61271848A JP60113569A JP11356985A JPS61271848A JP S61271848 A JPS61271848 A JP S61271848A JP 60113569 A JP60113569 A JP 60113569A JP 11356985 A JP11356985 A JP 11356985A JP S61271848 A JPS61271848 A JP S61271848A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
frame
resin
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60113569A
Other languages
English (en)
Inventor
Jiro Hashizume
二郎 橋爪
Tatsuhiko Irie
達彦 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP60113569A priority Critical patent/JPS61271848A/ja
Publication of JPS61271848A publication Critical patent/JPS61271848A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体パッケージの製法に関する〔背景技
術〕 半導体パッケージの製法としては極々あるが、その１つ
に、第３図（ａｌにみるように、半導体素子１０がダイ
ボンディングされ、半導体素子ｌＯの電極とリードフレ
ーム端子部１）ａとがワイヤ１２によって接続（ワイヤ
ボンディング）されたリードフレーム（４２Ａｌｌｏｙ
等）１）をトランスファ成形法によって樹脂封止した後
、リードフレーム加工を施し、例えば、第３図（ｂｌに
みるようなりＩＰ形パッケージとする方法がある。この
ようにして作られたＤＩＰ形パッケージは、一般に広く
用いられており、量産向きであるが、樹脂封止するため
に成型金型および成型機等の設備が必要であった。
これとは別の製法として、第４図（ａｌ、　（ｂ）にみ
るように、ポンディングパッドにＡｕ等のバンプ１３が
形成された半導体素子１４を用意しておき、これを銅箔
のリード１５が接合されたフィルム１６の前記リード内
側端に熱圧着し、樹脂封止した後、フィルム切断加工を
する方法がある。このようなフィルムキャリアによる実
装方式をＴＡＢ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂ
ｏｎｄｉｎｇ）方式と呼ぶ、このＴＡＢ方式は、複数の
リードを半導体素子に一度にボンディング（「ギヤング
ボンディング」という）できるが、反面、半導体素子に
バンプ処理を施す必要があり、バンプ無しの半導体素子
を使用することができなかった。
（発明の目的〕 以上の事情に鑑みて、この発明は、バンプ無しの半導体
素子を使用することができ、樹脂封止するための成型金
型および成型機等の設備を必要としない半導体パッケー
ジの製法を提供することを目的とする。
〔発明の開示〕
前記目的を達成するため、この発明は、絶縁材からなる
基材表面にダイボンド部とリードとが設けられていて、
前記ダイボンド部に半導体素子を固着し、かつ、前記半
導体素子と前記リードとをワイヤによって接続するとと
もに、ワイヤが接続されるリードの一部とダイボンド部
とを枠で囲んでおいて、枠内に封止樹脂を注入し、硬化
させる工程を含む半導体パッケージの製法をその要旨と
する。
以下にこれを、その一実施例をあられす図面に基づいて
詳しく説明する。
この半導体パッケージの製法は、以下のようにして行う
。
■第２図にみるように、長尺の樹脂フィルム（図ではそ
の一部のみをあられしている）１０表面にダイボンド部
２とリード３とが設けられていて、これに樹脂枠４を接
着またはモールドにより固着し、後の工程においてワイ
ヤが接続されるリードの一部３ａとダイボンド部２とを
枠４で囲んでおく、樹脂フィルム１は、ポリアミド、ポ
リエステル、ガラス布基材エポキシ樹脂などからなり、
その厚みが０．０５〜０．１５ｍｍのものを用いている
、リード３は、銅箔等から形成されている。
■第１図（ａ）にみるように、ダイボンド部ｌに導電性
ペースト（たとえば、Ａｇペースト）または半田ペース
ト５を塗布する。
■第１図世）にみるように、半導体素子６をペースト５
が塗布されたダイボンド部２に載せ、ペースト５を加熱
硬化させて、半導体素子６をダイボンド部２に固着する
（グイボンディイング工程）。
■第１図（Ｃ）にみるように、半導体素子６とり−ド３
とをワイヤ７によって接続する（ワイヤボンディング工
程）。
■第１図（ｄｌにみるように、枠４内に封止樹脂８を注
入（充填）し、硬化させる。
■打ち抜き加工によって単体に切断し、第１図（ａ）に
みるような半導体パッケージが完成する。
以上のような工程をフィルムを送りつつ、連続して行う
ようにする。生産性を上げるために、複数個同時に行う
ようにしてもよい。
枠４は、封止樹脂８の流れ止めの役目をするが、この実
施例のように、ワイヤボンディング工程に先だって、枠
４が樹脂フィルムｌに固着されていれば、ワイヤボンデ
ィングの際に、ワイヤが接続されるリードの一部３ａと
半導体素子６との間に剛性をもたせることができ、ワイ
ヤボンディングの信頼性を向上させることができる。
以上にみたように、この半導体パッケージの製法は、半
導体素子をボンディングする際、半導体素子にバンプ処
理を施す必要がな（、バンプ無しの半導体素子を用いる
ことができ、樹脂封止する際には、樹脂封止する部分を
枠で囲んでおき、枠内に封止樹脂を注入し、硬化させる
だけでよいため、成型金型および成型機等の設備を必要
としないのである。
前記実施例では、絶縁材からなる基材に長尺の樹脂フィ
ルムを用いている。従来、長尺の樹脂フィルムを用いた
ものに、前述したＴＡＢ方式がある。このＴＡＢ方式の
長所としては、半導体素子がボンディングされる樹脂フ
ィルムが軽量で可撓性を存し、長尺のものであるため、
樹脂フィルムをリールに巻いた状態で提供することがで
き、ボンディング後も別のリールに巻き取っておけば良
く、自動化が容易にできることであった。また、リード
フレームの場合、ワイヤボンディングされたリードフレ
ーム端子部が樹脂で成形された後に切り離されて初めて
、半導体素子の電気特性がチェックできるのに対し、Ｔ
ＡＢ方式では各リードがフィルム上で各々独立している
為、半導体素子をボンディングしたのち、すぐに電気特
性のチェックができるという長所もあった。
前記実施例においても、長尺の樹脂フィルムを用い、そ
のフィルム上に各々独立したリードを形成するようにし
て、従来のＴＡＢ方式の長所を生かすようにしているた
め、従来のＴＡＢ方式と同じく、自動化が容易にできる
とともに、ボンディング後、すぐに半導体素子の電気特
性をチェックすることが可能になる。
この発明にかかる半導体パッケージの製法は、前記実施
例に限定されない、枠は、基材に固着されていなくても
よく、樹脂封止の際にワイヤが接続されるリードの一部
とダイボンド部とを囲むように設置されるようになって
いるだけでもよい。
封止樹脂が硬化した後に枠を取り除くようにしてもよい
し、そのままにして使用してもよい、枠の材質は、樹脂
に限定されるものではなく、他の絶縁材、たとえば、セ
ラミックなどでもよい、基材も同じく、樹脂フィルムに
限定されず、他の絶縁材であってもよい、また、半導体
パッケージは、個々単体で製造されてもよい。
〔発明の効果〕
以上にみてきたように、この発明にかかる半導体パッケ
ージの製法は、絶縁材からなる基材表面にダイボンド部
とリードとが設けられていて、前記ダイボンド部に半導
体素子を固着し、かつ、前記半導体素子と前記リードと
をワイヤによって接続するとともに、ワイヤが接続され
るリードの一部とダイボンド部とを枠で囲んでおいて、
枠内に封止樹脂を注入し、硬化させることを特徴として
いる。すなわち、半導体素子をボンディングする際には
、半導体素子をダイボンド部に固着し、半導体素子とリ
ードとをワイヤによって接続するようにしている。その
ため、半導体素子にバンブ処理を施す必要がなく、バン
ブ無しの半導体素子を使用することができる。また、樹
脂封止する際には、樹脂封止する部分を枠で囲んでおき
、枠内に樹脂を注入し、硬化させるようにしている。そ
のため、成型金型および成型機等の設備が不要となる。
【図面の簡単な説明】
第１図（ａ）、　（ｂ）、　（Ｃ）、　（ｄ）、　（ｅ
）および第２図はこの発明にかかる半導体パフケージの
製法の一実施例をあられす説明図、第３図（ａ）はリー
ドフレームを用いた半導体パッケージの製法の従来例を
あられす斜視図、第３図（ｂ）は同上の製法によって得
られた半導体パッケージの従来例をあられす斜視図、第
４図（ａ）は別の製法の従来例をあられす斜視図、第４
図（ｂｌは同上の製法におけるボンディング前の半導体
素子とリードとをあられす側面図である。 ｌ・・・樹脂フィルム　２・・・ダイボンド部　３・・
・リード　４・・・枠　６・・・半導体素子　７・・・
ワイヤ　８・・・封止樹脂 代理人　弁理士　　松　本　武　彦 第２図 第４図 （ａ） 弓稿植沖市正書（自発 １．事件の表示 昭和６０年特許願第１）３５６９号 ２、発明の名称 半胡ψ陸マフケージの製法 ３、補正をする者 事件との関係　　　　　特許出願人 件　　　所　　　　大阪府門真市大字門真１０４８番地
名　称（５８３）松下電工株式会社 代表者　　（（ＪＪＭ帝役藤井　貞　夫４、代理人 ５、補正の対象 明細書 補正の内容 （１）明ＩＩＩ書第５頁第５行に「ポリアミド」とあ６
を、「ポリイミド」と訂正する。

Claims (1)

  1. 【特許請求の範囲】 （１）絶縁材からなる基材表面にダイボンド部とリード
    とが設けられていて、前記ダイボンド部に半導体素子を
    固着し、かつ、前記半導体素子と前記リードとをワイヤ
    によって接続するとともに、ワイヤが接続されるリード
    の一部とダイボンド部とを枠で囲んでおいて、枠内に封
    止樹脂を注入し、硬化させる工程を含む半導体パッケー
    ジの製法（２）枠が基材に固着されており、この固着が
    半導体素子とリードとをワイヤによって接続することに
    先だってなされる特許請求の範囲第１項記載の半導体パ
    ッケージの製法。 （３）絶縁材からなる枠が樹脂からなるものである特許
    請求の範囲第１項または第２項記載の半導体パッケージ
    の製法。 （４）絶縁材からなる基材が樹脂フィルムである特許請
    求の範囲第１項ないし第３項のいずれかに記載の半導体
    パッケージの製法。 （５）樹脂フィルムが長尺物であり、このフィルムを送
    りつつ、封止樹脂を硬化させた後、このフィルムを単体
    に切断するまでを連続して行うようにする特許請求の範
    囲第４項記載の半導体パッケージの製法。
JP60113569A 1985-05-27 1985-05-27 半導体パツケ−ジの製法 Pending JPS61271848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60113569A JPS61271848A (ja) 1985-05-27 1985-05-27 半導体パツケ−ジの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60113569A JPS61271848A (ja) 1985-05-27 1985-05-27 半導体パツケ−ジの製法

Publications (1)

Publication Number Publication Date
JPS61271848A true JPS61271848A (ja) 1986-12-02

Family

ID=14615572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60113569A Pending JPS61271848A (ja) 1985-05-27 1985-05-27 半導体パツケ−ジの製法

Country Status (1)

Country Link
JP (1) JPS61271848A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01287934A (ja) * 1988-05-13 1989-11-20 Minolta Camera Co Ltd フレキシブルプリント基板へのｉｃチツプ搭載構造
JPH03173459A (ja) * 1989-12-01 1991-07-26 Fujitsu Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01287934A (ja) * 1988-05-13 1989-11-20 Minolta Camera Co Ltd フレキシブルプリント基板へのｉｃチツプ搭載構造
JPH03173459A (ja) * 1989-12-01 1991-07-26 Fujitsu Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US5696033A (en) Method for packaging a semiconductor die
KR0167297B1 (ko) 엘.오.씨 패키지 및 그 제조방법
JP2972096B2 (ja) 樹脂封止型半導体装置
EP0844665A2 (en) Wafer level packaging
US6847104B2 (en) Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
JPH041503B2 (ja)
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6998297B2 (en) Wafer level packaging
WO2005024933A1 (ja) 半導体装置の製造方法
JPS6151933A (ja) 半導体装置の製法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2000114206A (ja) 半導体パッケージの製造方法
JPS61271848A (ja) 半導体パツケ−ジの製法
JP3036339B2 (ja) 半導体装置
JPS62229949A (ja) 樹脂封止型半導体装置の製造方法
JP2000049272A (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP4679991B2 (ja) 半導体装置
KR100209682B1 (ko) 반도체 패키지 제조방법
KR0184061B1 (ko) 반도체 패키지
JPH0415942A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2944590B2 (ja) 半導体装置及びその製造方法
JPH0212863A (ja) 樹脂封止型半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法