JP2000049272A - リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 - Google Patents
リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置Info
- Publication number
- JP2000049272A JP2000049272A JP10216837A JP21683798A JP2000049272A JP 2000049272 A JP2000049272 A JP 2000049272A JP 10216837 A JP10216837 A JP 10216837A JP 21683798 A JP21683798 A JP 21683798A JP 2000049272 A JP2000049272 A JP 2000049272A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- lead frame
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リフロークラック耐性を向上させることがで
き、かつ半導体チップを良好に搭載することができる技
術を提供する。 【解決手段】樹脂封止型半導体装置のリードフレーム及
びその製造技術において、所定の回路が形成された半導
体チップ１１を搭載するダイパッド２が略十字形状に形
成され、かつ前記ダイパッド２の半導体チップ搭載面に
絶縁性の接着テープ５を有しており、前記半導体チップ
１１が絶縁性の接着テープ５を介してダイパッド２に搭
載されるように構成したことにより、前記半導体チップ
１１と前記ダイパッド２との接着面積を確保しつつ、前
記半導体チップ１１と封止樹脂との接着面積を大きくす
ることができ、半導体装置のリフロークラック耐性を向
上することができる。
き、かつ半導体チップを良好に搭載することができる技
術を提供する。 【解決手段】樹脂封止型半導体装置のリードフレーム及
びその製造技術において、所定の回路が形成された半導
体チップ１１を搭載するダイパッド２が略十字形状に形
成され、かつ前記ダイパッド２の半導体チップ搭載面に
絶縁性の接着テープ５を有しており、前記半導体チップ
１１が絶縁性の接着テープ５を介してダイパッド２に搭
載されるように構成したことにより、前記半導体チップ
１１と前記ダイパッド２との接着面積を確保しつつ、前
記半導体チップ１１と封止樹脂との接着面積を大きくす
ることができ、半導体装置のリフロークラック耐性を向
上することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム及
びそれを用いた半導体装置の製造方法並びに半導体装
置、特に半導体装置のリフロークラック耐性の向上に適
用して有効な技術に関するものである。
びそれを用いた半導体装置の製造方法並びに半導体装
置、特に半導体装置のリフロークラック耐性の向上に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】従来の表面実装型の樹脂封止型半導体装
置では、表面実装後の耐湿性の低下が重要な問題となっ
ている。
置では、表面実装後の耐湿性の低下が重要な問題となっ
ている。
【０００３】すなわち、前記樹脂封止型半導体装置が大
気中等から水分を吸湿してしまうと、リフロー半田付け
時に加えられる熱により半導体装置のパッケージ内の接
合界面、例えば半導体チップを搭載するダイパッドの裏
面と前記パッケージを形成する樹脂との界面が剥離して
しまい、その剥離面に水蒸気圧が作用することによりパ
ッケージが膨張し、パッケージクラックを引き起こして
しまう。このようなパッケージクラックによって、水分
や不純物がパッケージ内に侵入してしまい半導体チップ
を腐食させたり、前記クラックがパッケージ表面まで達
したり、パッケージが膨れて変形すると外観不良となっ
てしまう。
気中等から水分を吸湿してしまうと、リフロー半田付け
時に加えられる熱により半導体装置のパッケージ内の接
合界面、例えば半導体チップを搭載するダイパッドの裏
面と前記パッケージを形成する樹脂との界面が剥離して
しまい、その剥離面に水蒸気圧が作用することによりパ
ッケージが膨張し、パッケージクラックを引き起こして
しまう。このようなパッケージクラックによって、水分
や不純物がパッケージ内に侵入してしまい半導体チップ
を腐食させたり、前記クラックがパッケージ表面まで達
したり、パッケージが膨れて変形すると外観不良となっ
てしまう。
【０００４】このような前記ダイパッドの裏面とモール
ド樹脂との界面の剥離を対策する技術としては、例えば
前記ダイパッドに十文字のスリットを形成する技術があ
る。前記ダイパッドに十文字のスリットを形成すること
により、スリット部分では前記ダイパッドに搭載される
半導体チップと封止樹脂とが接着され、接合界面が剥離
しにくい構造となる。このダイパッドに十文字のスリッ
トを設ける技術としては例えば１９９３年５月３１日、
日経ＢＰ社発行の「ＶＬＳＩパッケージング技術
（上）」の２０６頁乃至２１６頁に記載されている。
ド樹脂との界面の剥離を対策する技術としては、例えば
前記ダイパッドに十文字のスリットを形成する技術があ
る。前記ダイパッドに十文字のスリットを形成すること
により、スリット部分では前記ダイパッドに搭載される
半導体チップと封止樹脂とが接着され、接合界面が剥離
しにくい構造となる。このダイパッドに十文字のスリッ
トを設ける技術としては例えば１９９３年５月３１日、
日経ＢＰ社発行の「ＶＬＳＩパッケージング技術
（上）」の２０６頁乃至２１６頁に記載されている。
【０００５】しかし、近年は半導体チップの大チップ化
及びパッケージの薄型化が進んできており、パッケージ
に占める半導体チップの面積が増大する傾向にある。そ
のため前述したようにダイパッドに十文字のスリットを
用いて、前記半導体チップを搭載するダイパッドと封止
樹脂との密着性を向上させることだけでは、リフロー半
田付け時のパッケージクラックを良好に対策できなくな
る恐れがあった。
及びパッケージの薄型化が進んできており、パッケージ
に占める半導体チップの面積が増大する傾向にある。そ
のため前述したようにダイパッドに十文字のスリットを
用いて、前記半導体チップを搭載するダイパッドと封止
樹脂との密着性を向上させることだけでは、リフロー半
田付け時のパッケージクラックを良好に対策できなくな
る恐れがあった。
【０００６】また前記リフロー半田付け時のパッケージ
クラックの対策を目的とした技術として、ダイパッドの
外形寸法をその上に搭載する半導体チップの外形寸法よ
りも小さく構成した技術としては、例えば特開平６―２
１６３０３号公報がある。その概要としては、半導体チ
ップの外形寸法よりも小さい外形寸法に構成したダイパ
ッドに塗布された接着剤により半導体チップを搭載する
ように構成することにより、前記半導体チップと封止樹
脂との接着面積を大きくするものである。また前記半導
体チップとダイパッドとの接着強度を向上するために、
前記ダイパッドの支持リードに該支持リードより幾分広
い小パッドを形成し、樹脂封止の際の溶融された樹脂の
流動によるダイパッドの変動を防止する旨の記載もあ
る。
クラックの対策を目的とした技術として、ダイパッドの
外形寸法をその上に搭載する半導体チップの外形寸法よ
りも小さく構成した技術としては、例えば特開平６―２
１６３０３号公報がある。その概要としては、半導体チ
ップの外形寸法よりも小さい外形寸法に構成したダイパ
ッドに塗布された接着剤により半導体チップを搭載する
ように構成することにより、前記半導体チップと封止樹
脂との接着面積を大きくするものである。また前記半導
体チップとダイパッドとの接着強度を向上するために、
前記ダイパッドの支持リードに該支持リードより幾分広
い小パッドを形成し、樹脂封止の際の溶融された樹脂の
流動によるダイパッドの変動を防止する旨の記載もあ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たように半導体チップより小さく構成されたダイパッド
により半導体チップを搭載するように構成した場合にお
いては、前記支持リードに設けられた小パッドにより前
記ダイパッドと半導体チップとの接着面積を補強してい
るが、前記ダイパッドへの半導体チップ搭載後の樹脂封
止工程においてパッケージを形成する際、溶融された封
止樹脂の流動により半導体チップ或いは半導体チップを
搭載するダイパッドを変動させてしまう恐れがある。こ
のような半導体チップ及びダイパッドの変動によって
は、半導体チップとダイパッドとの剥離、或いはダイパ
ッドの変動に伴うワイヤの露出の不良も発生してしま
う。
たように半導体チップより小さく構成されたダイパッド
により半導体チップを搭載するように構成した場合にお
いては、前記支持リードに設けられた小パッドにより前
記ダイパッドと半導体チップとの接着面積を補強してい
るが、前記ダイパッドへの半導体チップ搭載後の樹脂封
止工程においてパッケージを形成する際、溶融された封
止樹脂の流動により半導体チップ或いは半導体チップを
搭載するダイパッドを変動させてしまう恐れがある。こ
のような半導体チップ及びダイパッドの変動によって
は、半導体チップとダイパッドとの剥離、或いはダイパ
ッドの変動に伴うワイヤの露出の不良も発生してしま
う。
【０００８】また前記半導体チップと前記ダイパッドと
の接着面積が少ないため、前記半導体チップの電極パッ
ドとリードとのワイヤボンディング処理時において、リ
ードフレームを保持した状態で、超音波振動を引加しな
がらワイヤを半導体チップに圧着する際に、前記超音波
振動が良好に引加されない恐れもある。それにより、半
導体チップの電極パッドとリードとを結線したワイヤが
良好に接着されず、ワイヤ剥がれ等の不良を引き起こし
てしまう。
の接着面積が少ないため、前記半導体チップの電極パッ
ドとリードとのワイヤボンディング処理時において、リ
ードフレームを保持した状態で、超音波振動を引加しな
がらワイヤを半導体チップに圧着する際に、前記超音波
振動が良好に引加されない恐れもある。それにより、半
導体チップの電極パッドとリードとを結線したワイヤが
良好に接着されず、ワイヤ剥がれ等の不良を引き起こし
てしまう。
【０００９】さらに前記半導体チップを前記ダイパッド
に搭載する際に小さいパッドに接着剤を塗布しているた
め、ディスペンサ等による塗布位置にもある程度高い精
度が要求され、塗布された接着剤により半導体チップを
接着する際に前記ダイパッドから接着剤が漏れてしまう
恐れもある。
に搭載する際に小さいパッドに接着剤を塗布しているた
め、ディスペンサ等による塗布位置にもある程度高い精
度が要求され、塗布された接着剤により半導体チップを
接着する際に前記ダイパッドから接着剤が漏れてしまう
恐れもある。
【００１０】そこで、本発明の目的は、リフロークラッ
ク耐性を向上させることができ、かつ半導体チップを良
好に搭載することができる技術を提供することである。
ク耐性を向上させることができ、かつ半導体チップを良
好に搭載することができる技術を提供することである。
【００１１】また、本発明の他の目的は、半導体チップ
をフェイスダウンボンディングによりダイパッドに搭載
可能な技術を提供することである。
をフェイスダウンボンディングによりダイパッドに搭載
可能な技術を提供することである。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
【００１４】すなわち、略四角形の板状で一面に所定の
回路が形成された半導体チップと、前記半導体チップを
搭載するダイパッドと、前記ダイパッドを支持する複数
の支持リードと、前記ダイパッドの近傍から外方に向か
って延在し、前記半導体チップの一面に設けられた電極
パッドと電気的に接続された複数のリードと、前記半導
体チップ及び前記リードの電極パッドとの接続部一帯を
封止するパッケージとを有する半導体装置及びそれに用
いられるリードフレームにおいて、前記ダイパッドは略
十字状に形成され、かつ前記ダイパッドの半導体チップ
の搭載面に絶縁性の接着テープを有しており、前記半導
体チップが前記接着テープを介してダイパットに搭載さ
れるものである。
回路が形成された半導体チップと、前記半導体チップを
搭載するダイパッドと、前記ダイパッドを支持する複数
の支持リードと、前記ダイパッドの近傍から外方に向か
って延在し、前記半導体チップの一面に設けられた電極
パッドと電気的に接続された複数のリードと、前記半導
体チップ及び前記リードの電極パッドとの接続部一帯を
封止するパッケージとを有する半導体装置及びそれに用
いられるリードフレームにおいて、前記ダイパッドは略
十字状に形成され、かつ前記ダイパッドの半導体チップ
の搭載面に絶縁性の接着テープを有しており、前記半導
体チップが前記接着テープを介してダイパットに搭載さ
れるものである。
【００１５】前記略十字形状に形成されたダイパッド
が、前記支持リードの幅より幅広に構成したものであ
る。
が、前記支持リードの幅より幅広に構成したものであ
る。
【００１６】前記略十字状のダイパッドが、前記半導体
チップの略対角線上に配置され、前記半導体チップを搭
載しているものである。
チップの略対角線上に配置され、前記半導体チップを搭
載しているものである。
【００１７】前記半導体チップが、その一面を前記ダイ
パッドの搭載面に搭載され、かつ該半導体チップの略対
角線上を固定するように配置されるものである。
パッドの搭載面に搭載され、かつ該半導体チップの略対
角線上を固定するように配置されるものである。
【００１８】前記ダイパッドが、その搭載面から他面に
開口する開口部を有しているものである。
開口する開口部を有しているものである。
【００１９】また半導体装置の製造方法において、略四
角形の板状で一面に所定の回路が形成された半導体チッ
プを搭載する略十字形状のダイパッドと、前記ダイパッ
ドを支持する支持リードと、前記ダイパッドに搭載され
る半導体チップと電気的に接続される複数のリードと、
前記ダイパッドの一面に半導体チップを搭載する絶縁性
の接着テープとからなるリードフレームを準備する工程
と、前記略十字形状のダイパッドに半導体チップを、該
半導体チップの略対角線上に配置するように位置決め
し、前記ダイパッドの搭載面に設けられた接着テープに
より搭載する工程と、前記半導体チップの一面に設けら
れた電極パッドと前記リードとを電気的に接続する工程
と、前記半導体チップの電極パッドと前記リードとを電
気的に接続したリードフレームを上下で一対となるモー
ルド金型により型締めし、前記モールド金型に溶融され
た樹脂を注入することにより前記リードフレームにパッ
ケージを形成する工程とを有するものである。
角形の板状で一面に所定の回路が形成された半導体チッ
プを搭載する略十字形状のダイパッドと、前記ダイパッ
ドを支持する支持リードと、前記ダイパッドに搭載され
る半導体チップと電気的に接続される複数のリードと、
前記ダイパッドの一面に半導体チップを搭載する絶縁性
の接着テープとからなるリードフレームを準備する工程
と、前記略十字形状のダイパッドに半導体チップを、該
半導体チップの略対角線上に配置するように位置決め
し、前記ダイパッドの搭載面に設けられた接着テープに
より搭載する工程と、前記半導体チップの一面に設けら
れた電極パッドと前記リードとを電気的に接続する工程
と、前記半導体チップの電極パッドと前記リードとを電
気的に接続したリードフレームを上下で一対となるモー
ルド金型により型締めし、前記モールド金型に溶融され
た樹脂を注入することにより前記リードフレームにパッ
ケージを形成する工程とを有するものである。
【００２０】前記半導体装置の製造方法において、前記
半導体チップが、前記電極パッドを露出するように前記
一面をフェイスダウンにより前記ダイパッドに搭載す
る。
半導体チップが、前記電極パッドを露出するように前記
一面をフェイスダウンにより前記ダイパッドに搭載す
る。
【００２１】前記半導体装置の製造方法において、前記
リードフレームのダイパッドが、前記モールド金型へ樹
脂を注入する際に、前記リードフレームを型締めしたモ
ールド金型の上側の空間と下側の空間とを略同一にする
ようにダウンセット加工されている。
リードフレームのダイパッドが、前記モールド金型へ樹
脂を注入する際に、前記リードフレームを型締めしたモ
ールド金型の上側の空間と下側の空間とを略同一にする
ようにダウンセット加工されている。
【００２２】上述した手段によれば、略四角形の板状で
一面に所定の回路が形成された半導体チップと、前記半
導体チップを搭載するダイパッドと、前記ダイパッドを
支持する複数の支持リードと、前記ダイパッドの近傍か
ら外方に向かって延在し、前記半導体チップの一面に設
けられた電極パッドと電気的に接続された複数のリード
と、前記半導体チップ及び前記リードの電極パッドとの
接続部一帯を封止するパッケージとを有する半導体装置
及びそれに用いられるリードフレームにおいて、前記ダ
イパッドは略十字状に形成され、かつ前記ダイパッドの
半導体チップの搭載面に絶縁性の接着テープを有してお
り、前記半導体チップが絶縁性の前記接着テープを介し
てダイパットに搭載されるように構成したことにより、
前記半導体チップと前記ダイパッドとの接着面積を確保
しつつ、前記半導体チップと封止樹脂との接着面積を大
きくすることができ、半導体装置のリフロークラック耐
性を向上できる。
一面に所定の回路が形成された半導体チップと、前記半
導体チップを搭載するダイパッドと、前記ダイパッドを
支持する複数の支持リードと、前記ダイパッドの近傍か
ら外方に向かって延在し、前記半導体チップの一面に設
けられた電極パッドと電気的に接続された複数のリード
と、前記半導体チップ及び前記リードの電極パッドとの
接続部一帯を封止するパッケージとを有する半導体装置
及びそれに用いられるリードフレームにおいて、前記ダ
イパッドは略十字状に形成され、かつ前記ダイパッドの
半導体チップの搭載面に絶縁性の接着テープを有してお
り、前記半導体チップが絶縁性の前記接着テープを介し
てダイパットに搭載されるように構成したことにより、
前記半導体チップと前記ダイパッドとの接着面積を確保
しつつ、前記半導体チップと封止樹脂との接着面積を大
きくすることができ、半導体装置のリフロークラック耐
性を向上できる。
【００２３】また前記十字形状に形成されたダイパッド
が、前記支持リードの幅より幅広に構成し、前記半導体
チップの略対角線上に配置され、前記半導体チップを搭
載するように構成したことにより、前記半導体チップは
その略対角線上を前記ダイパッドにより固定されるた
め、前記半導体チップをダイパッドに良好に搭載するこ
とができる。
が、前記支持リードの幅より幅広に構成し、前記半導体
チップの略対角線上に配置され、前記半導体チップを搭
載するように構成したことにより、前記半導体チップは
その略対角線上を前記ダイパッドにより固定されるた
め、前記半導体チップをダイパッドに良好に搭載するこ
とができる。
【００２４】前記半導体チップが、その一面を前記ダイ
パッドの搭載面にフェイスダウンで搭載され、かつ前記
半導体チップの略対角線上を固定するように配置される
ことにより、前記半導体チップの電極パッドとリードと
のワイヤボンディングの際に、前記リードフレームを良
好に保持することができ、超音波振動の引加が良好に行
われるため、前記電極パッドとリードとの接続強度を向
上できる。
パッドの搭載面にフェイスダウンで搭載され、かつ前記
半導体チップの略対角線上を固定するように配置される
ことにより、前記半導体チップの電極パッドとリードと
のワイヤボンディングの際に、前記リードフレームを良
好に保持することができ、超音波振動の引加が良好に行
われるため、前記電極パッドとリードとの接続強度を向
上できる。
【００２５】前記ダイパッドが、その半導体チップ搭載
面から他面に開口する開口部を設けるように構成したこ
とにより、半導体チップと封止樹脂との接着面積をさら
に大きくし、接着強度を向上することができる。
面から他面に開口する開口部を設けるように構成したこ
とにより、半導体チップと封止樹脂との接着面積をさら
に大きくし、接着強度を向上することができる。
【００２６】また半導体装置の製造方法において、略四
角形の板状で一面に所定の回路が形成された半導体チッ
プを搭載する略十字形状のダイパッドと、前記ダイパッ
ドを支持する支持リードと、前記ダイパッドに搭載され
る半導体チップと電気的に接続される複数のリードと、
前記ダイパッドの搭載面に半導体チップを固定する絶縁
性の接着テープとからなるリードフレームを準備する工
程と、前記略十字形状のダイパッドに半導体チップを、
該半導体チップの略対角線上に配置するように位置決め
し、前記ダイパッドの搭載面に設けられた接着テープに
より搭載する工程と、前記半導体チップの一面に設けら
れた電極パッドと前記リードとを電気的に接続する工程
と、前記半導体チップの電極パッドと前記リードとを電
気的に接続したリードフレームを上下で一対となるモー
ルド金型により型締めし、前記モールド金型に溶融され
た樹脂を注入することにより前記リードフレームにパッ
ケージを形成する工程とを有するように構成したことに
より、前記リードフレームに前記半導体チップを容易に
搭載することができ、かつ前記半導体チップとダイパッ
ドとの接着強度を確保しつつ、半導体チップと封止樹脂
との接着面積を大きくすることができる。
角形の板状で一面に所定の回路が形成された半導体チッ
プを搭載する略十字形状のダイパッドと、前記ダイパッ
ドを支持する支持リードと、前記ダイパッドに搭載され
る半導体チップと電気的に接続される複数のリードと、
前記ダイパッドの搭載面に半導体チップを固定する絶縁
性の接着テープとからなるリードフレームを準備する工
程と、前記略十字形状のダイパッドに半導体チップを、
該半導体チップの略対角線上に配置するように位置決め
し、前記ダイパッドの搭載面に設けられた接着テープに
より搭載する工程と、前記半導体チップの一面に設けら
れた電極パッドと前記リードとを電気的に接続する工程
と、前記半導体チップの電極パッドと前記リードとを電
気的に接続したリードフレームを上下で一対となるモー
ルド金型により型締めし、前記モールド金型に溶融され
た樹脂を注入することにより前記リードフレームにパッ
ケージを形成する工程とを有するように構成したことに
より、前記リードフレームに前記半導体チップを容易に
搭載することができ、かつ前記半導体チップとダイパッ
ドとの接着強度を確保しつつ、半導体チップと封止樹脂
との接着面積を大きくすることができる。
【００２７】また前記半導体チップが、前記電極パッド
を露出するように前記一面をフェイスダウンにより前記
ダイパッドに搭載することにより、前記半導体チップの
電極パッドとリードとのワイヤボンディングの際に、前
記半導体チップ上に配置されるダイパッドにより半導体
チップを良好に保持することができるため、半導体チッ
プへ超音波振動の引加を良好に行うことができる。
を露出するように前記一面をフェイスダウンにより前記
ダイパッドに搭載することにより、前記半導体チップの
電極パッドとリードとのワイヤボンディングの際に、前
記半導体チップ上に配置されるダイパッドにより半導体
チップを良好に保持することができるため、半導体チッ
プへ超音波振動の引加を良好に行うことができる。
【００２８】さらに前記リードフレームのダイパッド
が、前記モールド金型へ樹脂を注入する際に前記リード
フレームを型締めしたモールド金型の上側の空間と下側
の空間とを略同一にするようにダウンセット加工するこ
とにより、前記モールド金型へ注入される封止樹脂の流
動を前記モールド金型の上下の空間で略均一化すること
ができ、良好にパッケージを形成することができる。
が、前記モールド金型へ樹脂を注入する際に前記リード
フレームを型締めしたモールド金型の上側の空間と下側
の空間とを略同一にするようにダウンセット加工するこ
とにより、前記モールド金型へ注入される封止樹脂の流
動を前記モールド金型の上下の空間で略均一化すること
ができ、良好にパッケージを形成することができる。
【００２９】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。
図面を用いて説明する。
【００３０】尚、本発明の実施形態を説明するための全
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
【００３１】（実施形態１）本実施形態ではＱＦＰ（Qu
ad Flat Package）の半導体装置に適用した場合につい
て説明する。図１は本発明の一実施形態であるリードフ
レームにおける単位フレーム構成示す平面図であり、前
記単位フレームは所定の方向に複数個、連設されてい
る。
ad Flat Package）の半導体装置に適用した場合につい
て説明する。図１は本発明の一実施形態であるリードフ
レームにおける単位フレーム構成示す平面図であり、前
記単位フレームは所定の方向に複数個、連設されてい
る。
【００３２】前記リードフレーム１はその中心位置にダ
イパッド２が配置されており、前記ダイパッド２には所
定の回路が形成された半導体チップが搭載される。本実
施形態ではダイパッド２が、例えば略十字形状（または
×字形状ともいう）に構成されている。そして、前記十
字形状に構成されたダイパッド２には、図１の点線枠の
半導体チップ搭載部位３に示すように、前記四角形の板
状である半導体チップの略対角線上を接着固定される。
また前記十字形状のダイパッド２は前記十字形状の突出
部分がそれぞれ支持リード４に接続されており、前記支
持リード４により前記リードフレーム１に支持されてい
る。また、前記ダイパッド２は例えば前記支持リード４
のリード幅より幅広に形成されており、前記半導体チッ
プと前記ダイパッド２との接着強度を確保するように構
成されている。そして前記ダイパッド２の搭載面、つま
りは半導体チップを搭載する側の面には前記半導体チッ
プをダイパッド２に接着固定するための接着テープ５が
設けられている。前記接着テープ５は前記ダイパッド２
と略同一の形状に構成されており、例えばポリイミド系
樹脂基板の両面に接着剤層を設けたテープ等により半導
体チップを接着固定するように構成されている。また前
記接着テープ５は熱可塑性ポリイミドによるテープを用
いて前記半導体チップを熱圧着することにより搭載する
ように構成してもよい。
イパッド２が配置されており、前記ダイパッド２には所
定の回路が形成された半導体チップが搭載される。本実
施形態ではダイパッド２が、例えば略十字形状（または
×字形状ともいう）に構成されている。そして、前記十
字形状に構成されたダイパッド２には、図１の点線枠の
半導体チップ搭載部位３に示すように、前記四角形の板
状である半導体チップの略対角線上を接着固定される。
また前記十字形状のダイパッド２は前記十字形状の突出
部分がそれぞれ支持リード４に接続されており、前記支
持リード４により前記リードフレーム１に支持されてい
る。また、前記ダイパッド２は例えば前記支持リード４
のリード幅より幅広に形成されており、前記半導体チッ
プと前記ダイパッド２との接着強度を確保するように構
成されている。そして前記ダイパッド２の搭載面、つま
りは半導体チップを搭載する側の面には前記半導体チッ
プをダイパッド２に接着固定するための接着テープ５が
設けられている。前記接着テープ５は前記ダイパッド２
と略同一の形状に構成されており、例えばポリイミド系
樹脂基板の両面に接着剤層を設けたテープ等により半導
体チップを接着固定するように構成されている。また前
記接着テープ５は熱可塑性ポリイミドによるテープを用
いて前記半導体チップを熱圧着することにより搭載する
ように構成してもよい。
【００３３】そして前記ダイパッド２の周囲には、前記
ダイパッド２に搭載される半導体チップの電極パッドと
ワイヤ等により電気的に接続されるリード６の一端であ
るインナー部が複数配置されている。前記リード６の他
端であるアウター部は前記リードフレーム１の外枠７或
いは枠部８に接続され、前記複数のリード６はリードフ
レーム１に支持されている。また、前記複数のリード６
は枠状に形成されたダムバー９にそれぞれ接続されてい
る。前記ダムバー９は前記リードフレーム１に形成され
るパッケージを取り囲む程度の大きさで配置されてお
り、前記樹脂封止の際に注入される封止樹脂の流出を防
止している。また前記外枠７にはリードフレーム１の搬
送及び位置決めをするための位置決め孔１０が所定の間
隔で形成されている。
ダイパッド２に搭載される半導体チップの電極パッドと
ワイヤ等により電気的に接続されるリード６の一端であ
るインナー部が複数配置されている。前記リード６の他
端であるアウター部は前記リードフレーム１の外枠７或
いは枠部８に接続され、前記複数のリード６はリードフ
レーム１に支持されている。また、前記複数のリード６
は枠状に形成されたダムバー９にそれぞれ接続されてい
る。前記ダムバー９は前記リードフレーム１に形成され
るパッケージを取り囲む程度の大きさで配置されてお
り、前記樹脂封止の際に注入される封止樹脂の流出を防
止している。また前記外枠７にはリードフレーム１の搬
送及び位置決めをするための位置決め孔１０が所定の間
隔で形成されている。
【００３４】このようなリードフレーム１は、例えば４
２アロイ或いはＣｕ（銅）等からなる薄板状の基板をエ
ッチング或いは打ち抜き加工することにより、所望の形
状に構成している。
２アロイ或いはＣｕ（銅）等からなる薄板状の基板をエ
ッチング或いは打ち抜き加工することにより、所望の形
状に構成している。
【００３５】次に前述したように構成されたリードフレ
ームを用いた半導体装置の製造方法の一例について簡単
に説明する。
ームを用いた半導体装置の製造方法の一例について簡単
に説明する。
【００３６】まず、図１に示すように前記十字形状のダ
イパッド２で、該ダイパッド２の一面に接着テープ５が
設けられたリードフレーム１が準備されている。
イパッド２で、該ダイパッド２の一面に接着テープ５が
設けられたリードフレーム１が準備されている。
【００３７】そして半導体装置の製造に用いられる半導
体チップ１１は略四角形の板状で一面に所定の回路が形
成されており、前記半導体チップの一面には電極パッド
１２が複数個、設けられている。
体チップ１１は略四角形の板状で一面に所定の回路が形
成されており、前記半導体チップの一面には電極パッド
１２が複数個、設けられている。
【００３８】図２はダイボンディング工程を示す概略構
成図であり、前記半導体チップ１１は図２に示すよう
に、予め準備された略十字形状に構成されたダイパッド
２と、前記ダイパッド２を支持する支持リード４と、前
記ダイパッド２に搭載される半導体チップと電気的に接
続される複数のリード６と、前記ダイパッド２の搭載面
に半導体チップを固定する絶縁性の接着テープ５とから
なるリードフレーム１の所定部位へ搭載される。この
時、前記半導体チップ１１は例えば前記リードフレーム
１の前記略十字状に形成されたダイパッド２の搭載面
に、前記半導体チップ１１の他面、つまりは回路形成面
とは反対の面を、前記ダイパッド２が略対角線上に配置
されるように位置決めされ、前記ダイパッド２の搭載面
に設けられた接着テープ５により接着固定される。その
ため、半導体チップをその他面の略対角線上に沿って、
前記支持リード４より幅広に形成された略十字形状のダ
イパッド２に接着固定するように構成することにより、
前記半導体チップ１１をダイパッド２に容易にかつ良好
に接着固定することができる。尚、本実施形態のように
ダイパッド２を略十字形状に構成したリードフレーム１
では、半導体チップ１１の対角線上に沿って半導体チッ
プ１１を固定するため、図３に示すように大きさの異な
る半導体チップも良好に搭載することができる。このよ
うに大きさの異なる半導体チップを一種類のフレームで
共用化することもができ、リードフレームの汎用性を向
上できる。さらに前記リードフレーム１に予め接着テー
プ５を設け、前記接着テープ５により半導体チップを固
定しているため接着剤等の液ダレもなく容易に固定でき
る。
成図であり、前記半導体チップ１１は図２に示すよう
に、予め準備された略十字形状に構成されたダイパッド
２と、前記ダイパッド２を支持する支持リード４と、前
記ダイパッド２に搭載される半導体チップと電気的に接
続される複数のリード６と、前記ダイパッド２の搭載面
に半導体チップを固定する絶縁性の接着テープ５とから
なるリードフレーム１の所定部位へ搭載される。この
時、前記半導体チップ１１は例えば前記リードフレーム
１の前記略十字状に形成されたダイパッド２の搭載面
に、前記半導体チップ１１の他面、つまりは回路形成面
とは反対の面を、前記ダイパッド２が略対角線上に配置
されるように位置決めされ、前記ダイパッド２の搭載面
に設けられた接着テープ５により接着固定される。その
ため、半導体チップをその他面の略対角線上に沿って、
前記支持リード４より幅広に形成された略十字形状のダ
イパッド２に接着固定するように構成することにより、
前記半導体チップ１１をダイパッド２に容易にかつ良好
に接着固定することができる。尚、本実施形態のように
ダイパッド２を略十字形状に構成したリードフレーム１
では、半導体チップ１１の対角線上に沿って半導体チッ
プ１１を固定するため、図３に示すように大きさの異な
る半導体チップも良好に搭載することができる。このよ
うに大きさの異なる半導体チップを一種類のフレームで
共用化することもができ、リードフレームの汎用性を向
上できる。さらに前記リードフレーム１に予め接着テー
プ５を設け、前記接着テープ５により半導体チップを固
定しているため接着剤等の液ダレもなく容易に固定でき
る。
【００３９】そして半導体チップ１１を搭載したリード
フレーム１は、前記半導体チップ１１の一面に設けられ
た電極パッド１２と前記リード６のインナー部とが、Ａ
ｕ（金）或いはＣｕ（銅）等からなるワイヤ１３によっ
て結線されることにより電気的に接続される。このワイ
ヤボンディング工程では、前記ワイヤ１３の先端を溶融
させてボール状に形成した後、該ボールを前記電極パッ
ド１２に押圧しながら超音波振動を引加し、接合する。
そして、所定のループ形状を描くようにしてワイヤ１３
の後端をリード６上に超音波接合する。図４及び図５は
ワイヤボンディング工程を示す図であり、図４及び図５
に示すように全てのリード６と電極パッド１２を結線す
ることにより、前記電極パッド１２とリードがワイヤ１
３により電気的に接続される。
フレーム１は、前記半導体チップ１１の一面に設けられ
た電極パッド１２と前記リード６のインナー部とが、Ａ
ｕ（金）或いはＣｕ（銅）等からなるワイヤ１３によっ
て結線されることにより電気的に接続される。このワイ
ヤボンディング工程では、前記ワイヤ１３の先端を溶融
させてボール状に形成した後、該ボールを前記電極パッ
ド１２に押圧しながら超音波振動を引加し、接合する。
そして、所定のループ形状を描くようにしてワイヤ１３
の後端をリード６上に超音波接合する。図４及び図５は
ワイヤボンディング工程を示す図であり、図４及び図５
に示すように全てのリード６と電極パッド１２を結線す
ることにより、前記電極パッド１２とリードがワイヤ１
３により電気的に接続される。
【００４０】図６は半導体装置の樹脂封止工程を示す断
面図であり、ワイヤボンディングの完了したリードフレ
ーム１は、上下で一対となるモールド金型１４によって
型締めされる。そして型締めされたモールド金型１４に
ゲート１５から溶融された樹脂、例えばエポキシ樹脂等
の封止樹脂１６を、半導体装置のパッケージの外形を型
取るキャビティ１７に注入し、前記半導体チップ１１、
及び電極パッド１２とリード６との接続部一帯を封止す
る。前記モールド金型１４のキャビティ１７への前記封
止樹脂１６が充填された後、その状態で数分間保持する
と前記封止樹脂１６はモールド金型１４からの熱により
硬化され、リードフレームにパッケージ１８が形成され
る。本実施形態では半導体チップ１１を搭載するダイパ
ッド２が略十字形状で、前記半導体チップ１１の他面を
その対角線上に沿って固定しているため、前記半導体チ
ップの他面と前記ダイパッド２との接着強度を確保する
ことができ、樹脂封止の際に注入される樹脂の流動によ
る半導体チップの剥離を低減できる。さらに前記半導体
チップ１１の他面と封止樹脂１６との接着面積を大きく
できる。
面図であり、ワイヤボンディングの完了したリードフレ
ーム１は、上下で一対となるモールド金型１４によって
型締めされる。そして型締めされたモールド金型１４に
ゲート１５から溶融された樹脂、例えばエポキシ樹脂等
の封止樹脂１６を、半導体装置のパッケージの外形を型
取るキャビティ１７に注入し、前記半導体チップ１１、
及び電極パッド１２とリード６との接続部一帯を封止す
る。前記モールド金型１４のキャビティ１７への前記封
止樹脂１６が充填された後、その状態で数分間保持する
と前記封止樹脂１６はモールド金型１４からの熱により
硬化され、リードフレームにパッケージ１８が形成され
る。本実施形態では半導体チップ１１を搭載するダイパ
ッド２が略十字形状で、前記半導体チップ１１の他面を
その対角線上に沿って固定しているため、前記半導体チ
ップの他面と前記ダイパッド２との接着強度を確保する
ことができ、樹脂封止の際に注入される樹脂の流動によ
る半導体チップの剥離を低減できる。さらに前記半導体
チップ１１の他面と封止樹脂１６との接着面積を大きく
できる。
【００４１】また図７は前記ダイパッドをダウンセット
加工したリードフレームを用いた場合の樹脂封止工程を
示す断面図である。図７に示すように前記リードフレー
ム１のダイパッド２をダウンセット加工、例えば前記ダ
イパッド２の半導体チップ搭載面がリード６のインナー
部の他面より下方に位置するようにを加工するように構
成してもよい。このようにダイパッド２をダウンセット
加工することにより、前記モールド金型１４へ封止樹脂
１６を注入する際に前記リードフレーム１を型締めした
モールド金型１４のキャビティ１７の上側の空間と下側
の空間とを略均一にすることができる。さらに前記モー
ルド金型１４へ注入される封止樹脂１６の流動を前記キ
ャビティの上下の空間で略均一化することができるた
め、前記パッケージ１８へのボイドの発生を低減でき、
リードフレームにパッケージ１８を良好に形成すること
ができる。
加工したリードフレームを用いた場合の樹脂封止工程を
示す断面図である。図７に示すように前記リードフレー
ム１のダイパッド２をダウンセット加工、例えば前記ダ
イパッド２の半導体チップ搭載面がリード６のインナー
部の他面より下方に位置するようにを加工するように構
成してもよい。このようにダイパッド２をダウンセット
加工することにより、前記モールド金型１４へ封止樹脂
１６を注入する際に前記リードフレーム１を型締めした
モールド金型１４のキャビティ１７の上側の空間と下側
の空間とを略均一にすることができる。さらに前記モー
ルド金型１４へ注入される封止樹脂１６の流動を前記キ
ャビティの上下の空間で略均一化することができるた
め、前記パッケージ１８へのボイドの発生を低減でき、
リードフレームにパッケージ１８を良好に形成すること
ができる。
【００４２】図８及び図９は樹脂封止の完了したリード
フレームの構成を示す図であり、リードフレーム１は前
記モールド金型１４より取り出され、前記リードフレー
ム１に半導体チップ１１、ダイパッド２、ワイヤ１３、
リード６のインナー部を覆うような略四角形のパッケー
ジ１８が形成される。
フレームの構成を示す図であり、リードフレーム１は前
記モールド金型１４より取り出され、前記リードフレー
ム１に半導体チップ１１、ダイパッド２、ワイヤ１３、
リード６のインナー部を覆うような略四角形のパッケー
ジ１８が形成される。
【００４３】前記パッケージ１８の形成されたリードフ
レーム１は、切断・成形工程において複数のリード６の
アウター部が各々独立するように外枠７、枠体８、及び
ダムバー９等が切断加工により除去される。前記パッケ
ージ１８から突出した複数のリード６のアウター部は図
示しない成形金型によりガルウイング形状に成形され
る。そして図１０及び図１１に示されように、略四角形
のパッケージ１８の４方向からそれぞれガルウイング形
状に成形された複数本のリードが突出するＱＦＰの半導
体装置１９が得られる。
レーム１は、切断・成形工程において複数のリード６の
アウター部が各々独立するように外枠７、枠体８、及び
ダムバー９等が切断加工により除去される。前記パッケ
ージ１８から突出した複数のリード６のアウター部は図
示しない成形金型によりガルウイング形状に成形され
る。そして図１０及び図１１に示されように、略四角形
のパッケージ１８の４方向からそれぞれガルウイング形
状に成形された複数本のリードが突出するＱＦＰの半導
体装置１９が得られる。
【００４４】このように、半導体チップ１１を搭載する
ダイパッド２が略十字形状で、前記半導体チップの他面
をその対角線上に沿って固定しているため、前記半導体
チップとダイパッドとの接着強度を確保するとともに、
前記半導体チップの他面と封止樹脂との接着面積が大き
くすることができ、半導体チップとパッケージの密着性
を向上できる半導体装置が得られる。そのため半導体装
置の半導体チップとパッケージの密着性を向上すること
により、リフロークラック耐性を向上することができ
る。
ダイパッド２が略十字形状で、前記半導体チップの他面
をその対角線上に沿って固定しているため、前記半導体
チップとダイパッドとの接着強度を確保するとともに、
前記半導体チップの他面と封止樹脂との接着面積が大き
くすることができ、半導体チップとパッケージの密着性
を向上できる半導体装置が得られる。そのため半導体装
置の半導体チップとパッケージの密着性を向上すること
により、リフロークラック耐性を向上することができ
る。
【００４５】（実施形態２）次に前記実施形態１と同様
に構成されたリードフレーム１を用いた他の半導体装置
の製造方法について簡単に説明する。
に構成されたリードフレーム１を用いた他の半導体装置
の製造方法について簡単に説明する。
【００４６】前記実施形態１と同様に半導体チップ１１
は、予め準備された略十字形状に構成されたダイパッド
２と、前記ダイパッド２を支持する支持リード４と、前
記ダイパッド２に搭載される半導体チップと電気的に接
続される複数のリード６と、前記ダイパッド２の一面に
半導体チップを搭載する絶縁性の接着テープ５とからな
るリードフレーム１へ搭載される。
は、予め準備された略十字形状に構成されたダイパッド
２と、前記ダイパッド２を支持する支持リード４と、前
記ダイパッド２に搭載される半導体チップと電気的に接
続される複数のリード６と、前記ダイパッド２の一面に
半導体チップを搭載する絶縁性の接着テープ５とからな
るリードフレーム１へ搭載される。
【００４７】本実施形態では前記半導体チップ１１が、
例えば前記リードフレーム１の前記略十字状に形成され
たダイパッド２の搭載面に、半導体チップ１１の一面、
つまりは回路形成された面を、前記ダイパッド２が略対
角線上に配置されるように位置決めし、前記ダイパッド
２の搭載面に設けられた絶縁性の接着テープ５により、
フェイスダウンボンディングで搭載される。この時、前
記十字形状に形成されたダイパッド２は前記半導体チッ
プ１１の電極パッド１２の位置を避けるように接着固定
されている。前記フェイスダウンボンディングによりダ
イパッド２に接着固定された半導体チップ１１は例えば
図１２に示されるように構成される。
例えば前記リードフレーム１の前記略十字状に形成され
たダイパッド２の搭載面に、半導体チップ１１の一面、
つまりは回路形成された面を、前記ダイパッド２が略対
角線上に配置されるように位置決めし、前記ダイパッド
２の搭載面に設けられた絶縁性の接着テープ５により、
フェイスダウンボンディングで搭載される。この時、前
記十字形状に形成されたダイパッド２は前記半導体チッ
プ１１の電極パッド１２の位置を避けるように接着固定
されている。前記フェイスダウンボンディングによりダ
イパッド２に接着固定された半導体チップ１１は例えば
図１２に示されるように構成される。
【００４８】また半導体チップ１１をフェイスダウンボ
ンディングにより前記ダイパッド２に接着固定している
ため、半導体チップ１１の電極パッド１２の配置、例え
ば前記電極パッド１２が前記ダイパッドと重なってしま
う配置の場合には、図１３に示すように前記十字形状の
ダイパッド２に切欠部２０を形成し、前記電極パッド１
２の位置を避けて、前記半導体チップ１１を略対角線上
に沿って、絶縁性の接着テープ５により接着固定するよ
うに構成してもよい。このように前記ダイパッドに切欠
部２０を形成することにより、ワイヤボンディング工程
での妨げとなることなく電極パッド１２が露出され、容
易に半導体チップを搭載することができる。尚、前記ダ
イパッド２に前記切欠部２０を形成する替わりに、ダイ
パッドに図示しない電極パッドが完全に露出するような
開口部を設けるように構成することも可能である。この
切欠部２０或いは電極パッド用開口部を設けることによ
り、半導体チップと封止樹脂との接着面積をより大きく
することができる。
ンディングにより前記ダイパッド２に接着固定している
ため、半導体チップ１１の電極パッド１２の配置、例え
ば前記電極パッド１２が前記ダイパッドと重なってしま
う配置の場合には、図１３に示すように前記十字形状の
ダイパッド２に切欠部２０を形成し、前記電極パッド１
２の位置を避けて、前記半導体チップ１１を略対角線上
に沿って、絶縁性の接着テープ５により接着固定するよ
うに構成してもよい。このように前記ダイパッドに切欠
部２０を形成することにより、ワイヤボンディング工程
での妨げとなることなく電極パッド１２が露出され、容
易に半導体チップを搭載することができる。尚、前記ダ
イパッド２に前記切欠部２０を形成する替わりに、ダイ
パッドに図示しない電極パッドが完全に露出するような
開口部を設けるように構成することも可能である。この
切欠部２０或いは電極パッド用開口部を設けることによ
り、半導体チップと封止樹脂との接着面積をより大きく
することができる。
【００４９】そして半導体チップ１１を搭載したリード
フレーム１は、前記半導体チップ１１の一面に設けられ
た電極パッド１２と前記リード６のインナー部とが、ワ
イヤ１３によって結線されることにより電気的に接続さ
れる。本実施形態においては前記ワイヤ１３の先端を溶
融させてボール状に形成した後、該ボールを前記電極パ
ッド１２に押圧しながら超音波振動を引加し接合する。
そして、所定のループ形状を描くようにしてワイヤ１３
の後端をリード６上に超音波接合する。このようなワイ
ヤボンディングの際に、図１４及び図１５に示されるよ
うに前記ダイパッド２が半導体チップ１１の一面上に配
置されているため、前記半導体チップ１１上をダイパッ
ドにより確実に保持固定することができる。このように
半導体チップを確実に保持固定できることにより、前記
ワイヤ１３を前記電極パッド１２に接合する際に、超音
波振動の引加を良好に行うことができ、前記ワイヤ１３
の接合強度を向上させることができる。
フレーム１は、前記半導体チップ１１の一面に設けられ
た電極パッド１２と前記リード６のインナー部とが、ワ
イヤ１３によって結線されることにより電気的に接続さ
れる。本実施形態においては前記ワイヤ１３の先端を溶
融させてボール状に形成した後、該ボールを前記電極パ
ッド１２に押圧しながら超音波振動を引加し接合する。
そして、所定のループ形状を描くようにしてワイヤ１３
の後端をリード６上に超音波接合する。このようなワイ
ヤボンディングの際に、図１４及び図１５に示されるよ
うに前記ダイパッド２が半導体チップ１１の一面上に配
置されているため、前記半導体チップ１１上をダイパッ
ドにより確実に保持固定することができる。このように
半導体チップを確実に保持固定できることにより、前記
ワイヤ１３を前記電極パッド１２に接合する際に、超音
波振動の引加を良好に行うことができ、前記ワイヤ１３
の接合強度を向上させることができる。
【００５０】そして全てのリード６と電極パッド１２を
結線され、ワイヤボンディングの完了したリードフレー
ム１は、実施形態１と同様に、モールド金型１４によっ
て型締めされ、ゲート１５から溶融された封止樹脂１６
を注入することにより、前記半導体チップ１１、及び電
極パッド１２とリード６との接続部一帯を封止する。前
記半導体チップ１１を搭載するダイパッド２が略十字形
状で、前記半導体チップ１１の一面をその対角線上に沿
って固定しているため、前記半導体チップの一面と前記
ダイパッドとの接着強度を確保することができ、樹脂封
止の際に注入される樹脂の流動による半導体チップの剥
離を低減できる。尚、本実施形態においても前記リード
フレーム１のダイパッド２をダウンセット加工したもの
を用いるように構成してもよい。
結線され、ワイヤボンディングの完了したリードフレー
ム１は、実施形態１と同様に、モールド金型１４によっ
て型締めされ、ゲート１５から溶融された封止樹脂１６
を注入することにより、前記半導体チップ１１、及び電
極パッド１２とリード６との接続部一帯を封止する。前
記半導体チップ１１を搭載するダイパッド２が略十字形
状で、前記半導体チップ１１の一面をその対角線上に沿
って固定しているため、前記半導体チップの一面と前記
ダイパッドとの接着強度を確保することができ、樹脂封
止の際に注入される樹脂の流動による半導体チップの剥
離を低減できる。尚、本実施形態においても前記リード
フレーム１のダイパッド２をダウンセット加工したもの
を用いるように構成してもよい。
【００５１】そして、樹脂封止の完了したリードフレー
ム１は図１６に示すように半導体チップ１１、ダイパッ
ド２、ワイヤ１３、リード６のインナー部を覆うような
略四角形のパッケージ１８が形成される。
ム１は図１６に示すように半導体チップ１１、ダイパッ
ド２、ワイヤ１３、リード６のインナー部を覆うような
略四角形のパッケージ１８が形成される。
【００５２】前記パッケージ１８の形成されたリードフ
レーム１は、切断・成形されることにより図１７及び図
１８に示すようなＱＦＰの半導体装置１９が得られる。
レーム１は、切断・成形されることにより図１７及び図
１８に示すようなＱＦＰの半導体装置１９が得られる。
【００５３】このように半導体チップ１１を搭載するダ
イパッド２が略十字形状に構成され、前記ダイパッドに
前記半導体チップの一面を、その対角線上に沿って固定
するように搭載しているため、前記半導体チップとダイ
パッドとの接着強度を確保するとともに、リフロークラ
ック耐性を向上できる半導体装置が得られる。さらに前
記ダイパッド２が半導体チップ１１の一面上に配置され
ているため、前記ワイヤ１３を前記電極パッド１２に接
合する際に超音波振動の引加を良好に行うことができ、
半導体装置の信頼性の向上できる。
イパッド２が略十字形状に構成され、前記ダイパッドに
前記半導体チップの一面を、その対角線上に沿って固定
するように搭載しているため、前記半導体チップとダイ
パッドとの接着強度を確保するとともに、リフロークラ
ック耐性を向上できる半導体装置が得られる。さらに前
記ダイパッド２が半導体チップ１１の一面上に配置され
ているため、前記ワイヤ１３を前記電極パッド１２に接
合する際に超音波振動の引加を良好に行うことができ、
半導体装置の信頼性の向上できる。
【００５４】以上、本発明者によってなされた発明を実
施形態に基づき具体的に説明したが、本発明は前記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば本実施形態ではリードフレームのダイパッドを図１等
に示すような十字形状に構成した場合について説明した
が、半導体チップの対角線上に沿って半導体チップを接
着固定できるものであればどのような構成でもよく、例
えば図１９（ａ）〜（ｃ）に示すような形状でもよい。
施形態に基づき具体的に説明したが、本発明は前記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば本実施形態ではリードフレームのダイパッドを図１等
に示すような十字形状に構成した場合について説明した
が、半導体チップの対角線上に沿って半導体チップを接
着固定できるものであればどのような構成でもよく、例
えば図１９（ａ）〜（ｃ）に示すような形状でもよい。
【００５５】また前記ダイパッドを、図２０に示すよう
に前記リードフレーム１のダイパッド２及び接着テープ
５に、その搭載面から他面に開口する開口部２１を設け
るように構成することにより、前記ダイパッド２に搭載
される半導体チップ１１とパッケージ１８との接着面積
をさらに大きくし、密着性を向上させることも可能であ
る。
に前記リードフレーム１のダイパッド２及び接着テープ
５に、その搭載面から他面に開口する開口部２１を設け
るように構成することにより、前記ダイパッド２に搭載
される半導体チップ１１とパッケージ１８との接着面積
をさらに大きくし、密着性を向上させることも可能であ
る。
【００５６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５７】すなわち、半導体装置のリードフレーム及
びその製造技術において、所定の回路が形成された半導
体チップ１１を搭載するダイパッド２が略十字形状に形
成され、かつ前記ダイパッド２の半導体チップ搭載面に
絶縁性の接着テープ５を有しており、前記半導体チップ
１１が絶縁性の接着テープ５を介してダイパッド２に搭
載されるように構成したことにより、前記半導体チップ
１１と前記ダイパッド２との接着面積を確保しつつ、前
記半導体チップ１１と封止樹脂１６との接着面積を大き
くすることができ、半導体装置のリフロークラック耐性
を向上することができる。さらに半導体装置のリフロー
クラック耐性を向上できるため、半導体装置の信頼性を
向上することができる。
びその製造技術において、所定の回路が形成された半導
体チップ１１を搭載するダイパッド２が略十字形状に形
成され、かつ前記ダイパッド２の半導体チップ搭載面に
絶縁性の接着テープ５を有しており、前記半導体チップ
１１が絶縁性の接着テープ５を介してダイパッド２に搭
載されるように構成したことにより、前記半導体チップ
１１と前記ダイパッド２との接着面積を確保しつつ、前
記半導体チップ１１と封止樹脂１６との接着面積を大き
くすることができ、半導体装置のリフロークラック耐性
を向上することができる。さらに半導体装置のリフロー
クラック耐性を向上できるため、半導体装置の信頼性を
向上することができる。
【００５８】また前記ダイパッドを略十字形状に構成し
たことにより、該ダイパッドに異なる大きさの半導体チ
ップを搭載可能となり、リードフレームの共用化するこ
とができ、フレーム数の削減により製造コストの低減を
図ることが可能となる。
たことにより、該ダイパッドに異なる大きさの半導体チ
ップを搭載可能となり、リードフレームの共用化するこ
とができ、フレーム数の削減により製造コストの低減を
図ることが可能となる。
【図１】本発明の一実施形態であるリードフレームの構
成を示す概略平面図である。
成を示す概略平面図である。
【図２】本発明の一実施形態であるリードフレームのダ
イパッドへの半導体チップの搭載工程を示す要部平面図
である。
イパッドへの半導体チップの搭載工程を示す要部平面図
である。
【図３】本発明の一実施形態であるリードフレームへの
異なる大きさの半導体チップの搭載工程を示す要部断面
図である。
異なる大きさの半導体チップの搭載工程を示す要部断面
図である。
【図４】リードフレームのワイヤボンディング工程を示
す平面図である。
す平面図である。
【図５】リードフレームのワイヤボンディング工程を示
す図４のＡ−Ａ‘間断面図である。
す図４のＡ−Ａ‘間断面図である。
【図６】リードフレームの樹脂封止工程を示す断面図で
ある。
ある。
【図７】ダイパッドがダウンセット加工されたリードフ
レームの樹脂封止工程を示す断面図である。
レームの樹脂封止工程を示す断面図である。
【図８】樹脂封止工程完了後のリードフレームの構成を
示す概略平面図である。
示す概略平面図である。
【図９】樹脂封止工程完了後のリードフレームの構成を
示す図８のＢ−Ｂ‘間断面図である。
示す図８のＢ−Ｂ‘間断面図である。
【図１０】本発明の一実施形態であるリードフレームを
用いた半導体装置の概略平面図である。
用いた半導体装置の概略平面図である。
【図１１】本発明の一実施形態であるリードフレームを
用いた半導体装置の断面図である。
用いた半導体装置の断面図である。
【図１２】本発明のリードフレームを用いた他の半導体
チップ搭載工程を示す要部平面図である。
チップ搭載工程を示す要部平面図である。
【図１３】本発明のリードフレームを用いた他の半導体
チップ搭載工程の変形例を示す要部平面図である。
チップ搭載工程の変形例を示す要部平面図である。
【図１４】本発明のリードフレームを用いた他のワイヤ
ボンディング工程を示す平面図である。
ボンディング工程を示す平面図である。
【図１５】本発明のリードフレームを用いた他のワイヤ
ボンディング工程を示す図１４のＣ−Ｃ‘間断面図であ
る。
ボンディング工程を示す図１４のＣ−Ｃ‘間断面図であ
る。
【図１６】本発明のリードフレームを用いた他の樹脂封
止工程を示す断面図である。
止工程を示す断面図である。
【図１７】本発明のリードフレームを用いた他の半導体
装置の概略構成を示す平面図である。
装置の概略構成を示す平面図である。
【図１８】本発明のリードフレームを用いた他の半導体
装置の断面図である。
装置の断面図である。
【図１９】本発明のリードフレームのダイパッド形状の
変形例を示す概略平面図である。
変形例を示す概略平面図である。
【図２０】本発明のリードフレームのダイパッドの変形
例を示す概略平面図である。
例を示す概略平面図である。
１…リードフレーム、２…ダイパッド、３…半導体チッ
プ搭載部位、４…支持リード、５…接着テープ、６…リ
ード、７…外枠、８…枠体、９…ダムバー、１０…ガイ
ド孔、１１…半導体チップ、１２…電極パッド、１３…
ワイヤ、１４…モールド金型、１５…ゲート、１６…封
止樹脂、１７…キャビティ、１８…パッケージ、１９…
半導体装置、２０…切欠部、２１…開口部。
プ搭載部位、４…支持リード、５…接着テープ、６…リ
ード、７…外枠、８…枠体、９…ダムバー、１０…ガイ
ド孔、１１…半導体チップ、１２…電極パッド、１３…
ワイヤ、１４…モールド金型、１５…ゲート、１６…封
止樹脂、１７…キャビティ、１８…パッケージ、１９…
半導体装置、２０…切欠部、２１…開口部。
フロントページの続き (72)発明者 松井 仁 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 Ｆターム(参考） 5F044 AA01 GG07 5F047 AA11 BA25 BA37 BB03 BC16 5F067 AA04 AA07 AB03 BD05 BD10 BE05 BE09 CC02 CC08 DF16 DF17 EA02 EA04
Claims (11)
- 【請求項１】 略四角形の板状で一面に所定の回路が形
成された半導体チップと、前記半導体チップを搭載する
ダイパッドと、前記ダイパッドを支持する複数の支持リ
ードと、前記ダイパッドの近傍から外方に向かって延在
し、前記半導体チップの一面に設けられた電極パッドと
電気的に接続される複数のリードと、前記半導体チップ
及び前記リードの電極パッドとの接続部一帯を封止する
パッケージとを有する半導体装置において、前記ダイパ
ッドは略十字状に形成され、かつ前記ダイパッドの半導
体チップ搭載面に絶縁性の接着テープを有しており、前
記半導体チップが前記接着テープを介してダイパットに
搭載されることを特徴とする半導体装置。 - 【請求項２】 前記略十字形状に形成されたダイパッド
が、前記支持リードの幅より幅広に構成したことを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記略十字状に形成されたダイパッド
が、前記半導体チップの略対角線上に配置され、前記半
導体チップを搭載していることを特徴とする請求項１記
載の半導体装置。 - 【請求項４】 前記半導体チップが、その一面を前記ダ
イパッドの搭載面に搭載され、かつ該半導体チップの略
対角線上を固定するように配置されていることを特徴と
する請求項１記載の半導体装置。 - 【請求項５】 前記ダイパッドが、その搭載面から他面
に開口する開口部を有していることを特徴とする請求項
１記載の半導体装置。 - 【請求項６】 所定の回路が形成された半導体チップを
搭載するダイパッドと、前記ダイパッドを支持する支持
リードと、前記ダイパッドの近傍に設けられ前記半導体
チップと電気的に接続される複数のリードとを有するリ
ードフレームにおいて、前記ダイパッドが十字形状に形
成され、かつ前記ダイパッドの搭載面に半導体チップを
固定するための接着テープが設けられていることを特徴
とするリードフレーム。 - 【請求項７】 前記十字形状に形成されたダイパッド
が、前記支持リードの幅より幅広に形成されていること
を特徴とする請求項６記載のリードフレーム。 - 【請求項８】 前記十字形状に形成されたダイパッド
が、その搭載面から他面に開口する開口部を有すること
を特徴とする請求項６記載のリードフレーム。 - 【請求項９】 略四角形の板状で一面に所定の回路が形
成された半導体チップを搭載する略十字形状のダイパッ
ドと、前記ダイパッドを支持する支持リードと、前記ダ
イパッドに搭載される半導体チップと電気的に接続され
る複数のリードと、前記ダイパッドの搭載面に半導体チ
ップを固定する絶縁性の接着テープとからなるリードフ
レームを準備する工程と、前記略十字形状のダイパッド
に半導体チップを、該半導体チップの略対角線上に配置
するように位置決めし、前記ダイパッドの搭載面に設け
られた絶縁性の接着テープにより搭載する工程と、前記
半導体チップの一面に設けられた電極パッドと前記リー
ドとを電気的に接続する工程と、前記半導体チップの電
極パッドと前記リードとを電気的に接続したリードフレ
ームを上下で一対となるモールド金型により型締めし、
前記モールド金型に溶融された樹脂を注入することによ
り前記リードフレームにパッケージを形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項１０】 前記半導体チップが、前記電極パッド
を露出するように前記一面を前記ダイパッドに搭載され
ることを特徴とする請求項９記載の半導体装置の製造方
法。 - 【請求項１１】 前記リードフレームのダイパッドが、
前記モールド金型へ樹脂を注入する際に、前記リードフ
レームを型締めしたモールド金型の上側の空間と下側の
空間とを略同一にするようにダウンセット加工されてい
ることを特徴とする請求項９記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21683798A JP3716101B2 (ja) | 1998-07-31 | 1998-07-31 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21683798A JP3716101B2 (ja) | 1998-07-31 | 1998-07-31 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005085161A Division JP2005223352A (ja) | 2005-03-24 | 2005-03-24 | 半導体装置及び半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000049272A true JP2000049272A (ja) | 2000-02-18 |
| JP2000049272A5 JP2000049272A5 (ja) | 2005-02-10 |
| JP3716101B2 JP3716101B2 (ja) | 2005-11-16 |
Family
ID=16694688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21683798A Expired - Fee Related JP3716101B2 (ja) | 1998-07-31 | 1998-07-31 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716101B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856075B1 (en) * | 2001-06-22 | 2005-02-15 | Hutchinson Technology Incorporated | Enhancements for adhesive attachment of piezoelectric motor elements to a disk drive suspension |
| JP2005286355A (ja) * | 2005-06-23 | 2005-10-13 | Renesas Technology Corp | 半導体装置 |
| KR100862439B1 (ko) * | 1992-03-27 | 2008-10-08 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 집적 회로 장치 |
| US20100109148A1 (en) * | 2008-10-31 | 2010-05-06 | Renesas Technology Corp. | Semiconductor device |
| US7964942B2 (en) | 2003-05-28 | 2011-06-21 | Yamaha Corporation | Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same |
-
1998
- 1998-07-31 JP JP21683798A patent/JP3716101B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100862439B1 (ko) * | 1992-03-27 | 2008-10-08 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 집적 회로 장치 |
| US6856075B1 (en) * | 2001-06-22 | 2005-02-15 | Hutchinson Technology Incorporated | Enhancements for adhesive attachment of piezoelectric motor elements to a disk drive suspension |
| US7211935B1 (en) | 2001-06-22 | 2007-05-01 | Hutchinson Technology Incorporated | Enhancements for adhesive attachment of piezoelectric motor elements to a disk drive suspension |
| US7964942B2 (en) | 2003-05-28 | 2011-06-21 | Yamaha Corporation | Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same |
| JP2005286355A (ja) * | 2005-06-23 | 2005-10-13 | Renesas Technology Corp | 半導体装置 |
| US20100109148A1 (en) * | 2008-10-31 | 2010-05-06 | Renesas Technology Corp. | Semiconductor device |
| JP2010109234A (ja) * | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3716101B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI441299B (zh) | 預模鑄夾具結構 | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| JP3285815B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| TWI363409B (en) | Lead frame structure with aperture or groove for flip chip in a leaded molded package | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2004048022A (ja) | 半導体集積回路装置の製造方法 | |
| JP3535760B2 (ja) | 樹脂封止型半導体装置，その製造方法及びリードフレーム | |
| JP3482888B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS6151933A (ja) | 半導体装置の製法 | |
| JP3716101B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 | |
| JPH11260990A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3507819B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2005223352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US20140239473A1 (en) | Wire bonding assembly and method | |
| JP2000124384A (ja) | 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4040549B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |