JP2010109234A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010109234A
JP2010109234A JP2008281171A JP2008281171A JP2010109234A JP 2010109234 A JP2010109234 A JP 2010109234A JP 2008281171 A JP2008281171 A JP 2008281171A JP 2008281171 A JP2008281171 A JP 2008281171A JP 2010109234 A JP2010109234 A JP 2010109234A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
semiconductor device
lead frame
center line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008281171A
Other languages
English (en)
Inventor
Kunihiro Yamashita
国洋 山下
Kazushi Hatauchi
和士 畑内
Tadao Izumi
直生 和泉
Akira Yamazaki
暁 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008281171A priority Critical patent/JP2010109234A/ja
Priority to US12/604,385 priority patent/US20100109148A1/en
Publication of JP2010109234A publication Critical patent/JP2010109234A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】第１の半導体チップ上に第２の半導体チップが搭載される際に、第１の半導体チップがリードフレームと衝突することを防止する。
【解決手段】リードフレームは、ダイパッドと、ダイパッドを支持する吊リードＳＬとを有する。接合部ＪＰはリードフレーム上に設けられている。第１の半導体チップＣ１は接合部ＪＰを介してリードフレーム上に設けられている。第２の半導体チップＣ２は第１の半導体チップＣ１上に設けられている。樹脂部材はダイパッドと第１および第２の半導体素子Ｃ１、Ｃ２とを覆っている。接合部ＪＰはダイパッドおよび吊リードＳＬの各々の上に位置している。
【選択図】図１０

Description

本発明は、半導体装置に関し、複数の半導体チップとリードフレームとを有する半導体装置に関するものである。
従来から、半導体チップの平面積よりも大きな平面積を有するダイパッドに、同程度の平面積を有するフィルムを介して半導体チップを接着する方法が用いられている。
近年、コスト低減や装置上の制約のために、フィルムの代わりにペーストを用いたペーストダイボンドの必要性が高まっている。ペーストダイボンドにおいてペーストが半導体チップ全面に付着された場合、リフロー工程においてリードフレームとチップとの熱収縮の相違に起因して剥離やチップ割れが発生することがある。これを防止するためにはペースト塗布面積を小さくする必要がある。このため半導体チップの平面積よりも小さな平面積を有するダイパッドが用いられる。このような技術は、たとえば特開２００５−３５４１１７号公報（特許文献１）、特開平１０−１２７９７号公報（特許文献２）および特開２００４−１４６８５３号公報（特許文献３）に開示されている。
また近年、１パッケージ内に複数の半導体チップが搭載されたＳｉＰ(System in Package)品種品種が増えている。この複数のチップは、同一平面に配置される場合だけでなく、積層される場合がある。このような積層構造の場合、まずダイパッド上に第１の半導体チップがダイボンドされ、この第１の半導体チップ上に第２の半導体チップが搭載される。
特開２００５−３５４１１７号公報（第１５図および第１６図） 特開平１０−１２７９７号公報（第６図） 特開２００４−１４６８５３号公報（第１図）
上記の積層構造において、設計上の理由により、第１および第２の半導体チップの各々の中心が互いにオフセットされる場合がある。この場合に上記のように第１の半導体チップの平面積よりも小さい平面積を有するダイパッドが用いられると、ダイパッドによる第１の半導体チップの支持が不安定になりやすい。この結果、第２の半導体チップが搭載される工程の荷重によって第１の半導体チップが傾くことがある。この結果、第１の半導体チップとリードフレームとが衝突することで、第１の半導体チップの割れ・欠けが発生することがあるという問題があった。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、第１の半導体装置上に第２の半導体チップが搭載される際に第１の半導体チップがリードフレームと衝突することを防止することができる半導体装置を提供することである。
本発明の一の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第１および第２の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第１の半導体チップは接合部を介してリードフレーム上に設けられている。第２の半導体チップは第１の半導体チップ上に設けられている。樹脂部材はダイパッドと第１および第２の半導体素子とを覆っている。接合部はダイパッドおよび吊リードの各々の上に位置している。
本発明の他の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第１および第２の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第１の半導体チップは、接合部を介してリードフレーム上に設けられ、平面視において、第１の中心線を有し、かつダイパッドと吊リードの一部とに重なるように配置されている。第２の半導体チップは、第１の半導体チップ上に設けられ、平面視において、第１の中心線と平行であり、かつ第１の中心線の一の側に位置する第２の中心線を有する。樹脂部材はダイパッドと第１および第２の半導体素子とを覆っている。接合部は平面視において第２の中心線の両側に位置している。
上記の一の実施の形態によれば、ダイパッド上の接合部に加えて吊リードの上の接合部も第１の半導体チップを支持することができるので、第１の半導体チップが安定的に支持される。よってこの第１の半導体チップ上に第２の半導体チップが搭載される際の第１の半導体チップの傾きが抑制される。これにより、第１の半導体チップとリードフレームとが衝突することによる第１の半導体チップの割れ・欠けを防止することができる。
上記の他の実施の形態によれば、平面視において第２の中心線の両側に位置している接合部が第１の半導体チップを支持することができるので、第１の半導体チップが安定的に支持される。よってこの第１の半導体チップ上に第２の半導体チップが搭載される際の第１の半導体チップの傾きが抑制される。これにより、第１の半導体チップとリードフレームとが衝突することによる第１の半導体チップの割れ・欠けを防止することができる。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す平面図である。また図２は、図１の中央部の概略拡大図である。また図３は、図１の線ＩＩＩ−ＩＩＩに沿った概略断面図である。また図４は、図２の線ＩＶ−ＩＶに沿った概略断面図である。なお図１においては、樹脂部材はその外縁のみが二点鎖線で示されている。
図１〜図４を参照して、本実施の形態の半導体装置は、リードフレームと、ペースト部ＪＰと、下段半導体チップＣ１（第１の半導体チップ）と、上段半導体チップＣ２（第２の半導体チップ）と、樹脂部材ＲＳと、ダイアタッチフィルム(Die Attach Film)ＤＦと、ボンディングワイヤＢＷとを有する。
リードフレームは、ダイパッドＤＰと、吊リードＳＬと、フレーム部ＦＰと、インナーリードＩＬと、アウターリードＯＬとを有する。吊リードＳＬはダイパッドＤＰとフレーム部ＦＰとを支持している。吊リードＳＬは貫通穴Ｔ１を有する。フレーム部ＦＰは、吊リードＳＬと間隔を空けて、吊リードＳＬを枠状に囲んでいる。
このリードフレーム上にペースト部ＪＰが設けられている。ペースト部ＪＰはダイパッドＤＰおよび吊リードＳＬの各々の上に位置している。ペースト部ＪＰのうち吊リードＳＬ上の部分は、ダイパッドＤＰと貫通穴Ｔ１との間に位置している。またペースト部ＪＰは硬化された樹脂からなる。
ペースト部ＪＰを介して下段半導体チップＣ１がリードフレーム上に設けられている。下段半導体チップＣ１は、平面視において、第１の中心線Ｌ１を有し、かつ吊リードＳＬの一部とダイパッドＤＰとに重なるように配置されている。
下段半導体チップＣ１上にダイアタッチフィルムＤＦを介して上段半導体チップＣ２が搭載されている。上段半導体チップＣ２は平面視（図２）において第１の中心線Ｌ１の一の側（図２の左側）に位置している。また上段半導体チップＣ２の中心線である第２の中心線Ｌ２は、平面視（図２）において、第１の中心線Ｌ１と平行であり、かつ第１の中心線Ｌ１の一の側（図２の左側）に位置している。また平面視における第２の中心線Ｌ２の両側にペースト部ＪＰ（図４）が位置している。
樹脂部材ＲＳはダイパッドＤＰと下段半導体チップＣ１と上段半導体チップＣ２とを覆う封止部材である。
次に本実施の形態における半導体装置の製造方法について説明する。図５は、本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す部分平面図である。また図６は、図５の中央部の概略拡大図である。また図７〜図１０のそれぞれは、本発明の実施の形態１における半導体装置の製造方法の第２〜第５工程を概略的に示す部分平面図である。また図１１は、図１０の線ＸＩ−ＸＩに沿った概略断面図である。
図５および図６を参照して、まずリードフレームＬＦが形成される。リードフレームＬＦは、ダムバーＤＢを有する。
図７を参照して、図中の領域ＴＧに向かって液状のペーストを吐出するためのノズル（図示せず）が配置される。この領域ＴＧは、ダイパッドＤＰおよび吊リードＳＬの各々の上に位置している。
図８を参照して、このノズルからペーストが吐出されることによって、ダイパッドＤＰおよび吊リードＳＬの各々の上に液状ペースト部ＬＰが形成される。
主に図９を参照して、平面視においてダイパッドＤＰと吊リードＳＬの一部とに重なるように、液状ペースト部ＬＰ（図８）を介して下段半導体チップＣ１がリードフレーム上に搭載される。次に液状ペースト部ＬＰ（図８）が熱硬化されることによってペースト部ＪＰが形成される。
図１０および図１１を参照して、下段半導体チップＣ１上にダイアタッチフィルムＤＦを介して上段半導体チップＣ２が荷重ＦＣで押し付けられる。これにより下段半導体チップＣ１上に上段半導体チップＣ２が搭載される。上段半導体チップＣ２の位置は、平面視（図１０）において第１の中心線Ｌ１の一の側（図１０の左側）とされる。また上段半導体チップＣ２の第２の中心線Ｌ２は、平面視において、第１の中心線Ｌ１と平行であり、かつ第１の中心線Ｌ１の一の側（図１０の左側）に位置される。また第２の中心線Ｌ２の位置は、平面視において第２の中心線Ｌ２の両側（図中、矢印ＰＯ側および矢印ＰＩ側）にペースト部ＪＰが位置するような位置とされる。
主に図４を参照して、たとえばトランスファーモールド法を用いて、樹脂部材ＲＳが形成される。次にダムバーＤＢ（図５）の切除が行なわれる。
以上により本実施の形態の半導体装置が得られる。
次に比較例における半導体装置の製造方法について説明する。図１２は、比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。
図１２を参照して、本比較例においては、本実施の形態と異なり、ペースト部ＪＰは、第２の中心線Ｌ２の図中矢印ＰＩ側にのみ設けられており、矢印ＰＯ側には設けられていない。このため上段半導体チップＣ２が搭載される際の荷重ＦＣによって下段半導体チップＣ１は図中矢印ＬＮに示すように傾きやすい。この傾きによって図中破線部ＣＲにおいて下段半導体チップＣ１と吊リードＳＬとの衝突が発生することによって、下段半導体チップＣ１に割れ・欠けが生じることがある。
本実施の形態によれば、図１１に示すように、ダイパッドＤＰ上のペースト部ＪＰに加えて吊リードＳＬの上のペースト部ＪＰも下段半導体チップＣ１を支持することができるので、下段半導体チップＣ１が安定的に支持される。よって下段半導体チップＣ１上に上段半導体チップＣ２が搭載される際の下段半導体チップＣ１の傾きが抑制される。これにより、下段半導体チップＣ１とリードフレームとが衝突することによる下段半導体チップＣ１の割れ・欠けを防止することができる。
すなわち本実施の形態によれば、平面視において第２の中心線Ｌ２の両側に位置しているペースト部ＪＰが下段半導体チップＣ１を支持することができるので、下段半導体チップＣ１が安定的に支持される。よって下段半導体チップＣ１上に上段半導体チップＣ２が搭載される際の下段半導体チップＣ１の傾きが抑制される。これにより、下段半導体チップＣ１とリードフレームとが衝突することによる第１の半導体チップの割れ・欠けを防止することができる。
（実施の形態２）
図１３は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。また図１４は、本発明の実施の形態２における半導体装置の製造方法の一工程を示す概略的な部分平面図である。なお図１３および図１４のそれぞれにより示される範囲は、実施の形態１の図３および図１０により示される範囲に対応している。
図１３および図１４を参照して、本実施の形態の半導体装置は、実施の形態１の半導体装置の構成に加えて、下段半導体チップＣ１上の上段半導体チップＣ３をさらに有する。上段半導体チップＣ２は平面視において第１の中心線Ｌ１の一の側（図中の左側）に位置し、上段半導体チップＣ３は平面視において第１の中心線Ｌ１の他の側（図中の右側）に位置している。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、実施の形態１と同様の効果が得られる。また下段半導体チップＣ１上に、上段半導体チップＣ２に加えて上段半導体チップＣ３を配置することができる。
（実施の形態３）
図１５は、本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。また図１６〜図２０のそれぞれは、本発明の実施の形態３における半導体装置の製造方法の第１〜第５工程を概略的に示す部分平面図である。なお図１５により示される範囲は、実施の形態１の図４により示される範囲に対応している。また図１６〜図２０のそれぞれにより示される範囲は、実施の形態１の図６〜図１０により示される範囲に対応している。
図１５〜図２０を参照して、本実施の形態の吊リードＳＬは、実施の形態１における貫通穴Ｔ１の代わりに、貫通穴Ｔ２および貫通穴Ｔ３を有する。貫通穴Ｔ２（図１９）は、ペースト部ＪＰのダイパッドＤＰ上に位置する部分とペースト部ＪＰの吊リードＳＬ上に位置する部分との間に位置している。貫通穴Ｔ３は、ペースト部ＪＰの吊リードＳＬ上に位置する部分を貫通穴Ｔ２と挟むように位置している。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、実施の形態１と同様の効果が得られる。また貫通穴Ｔ２において、樹脂部材ＲＳと下段半導体チップＣ１とが直接接する部分が形成される。この部分の接合は樹脂部材ＲＳと吊リードＳＬとの接合に比して強固である。この強固な接合によって、半導体装置の温度変化に起因する樹脂部材ＲＳの剥離の発生を抑制することができる。これにより半導体装置の信頼性を高めることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、複数の半導体チップとリードフレームとを有する半導体装置に特に有利に適用され得る。
本発明の実施の形態１における半導体装置の構成を概略的に示す平面図である。 図１の中央部の概略拡大図である。 図１の線ＩＩＩ−ＩＩＩに沿った概略断面図である。 図２の線ＩＶ−ＩＶに沿った概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す部分平面図である。 図５の中央部の概略拡大図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を概略的に示す部分平面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を概略的に示す部分平面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を概略的に示す部分平面図である。 本発明の実施の形態１における半導体装置の製造方法の第５工程を概略的に示す部分平面図である。 図１０の線ＸＩ−ＸＩに沿った概略断面図である。 比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。 本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造方法の一工程を示す概略的な部分平面図である。 本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分平面図である。 本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分平面図である。 本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分平面図である。 本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す部分平面図である。 本発明の実施の形態３における半導体装置の製造方法の第５工程を概略的に示す部分平面図である。
符号の説明
Ｃ１ 下段半導体チップ（第１の半導体チップ）、Ｃ２ 上段半導体チップ（第２の半導体チップ）、Ｃ３ 上段半導体チップ、ＤＢ ダムバー、ＤＦ ダイアタッチフィルム、ＤＰ ダイパッド、ＦＰ フレーム部、ＩＬ インナーリード、ＪＰ ペースト部（接合部）、ＬＦ リードフレーム、ＬＰ 液状ペースト部、ＯＬ アウターリード、ＲＳ 樹脂部材、ＳＬ 吊リード、Ｔ１〜Ｔ３ 貫通穴。

Claims (5)

  1. ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
    前記リードフレーム上に設けられた接合部と、
    前記接合部を介して前記リードフレーム上に設けられた第１の半導体チップと、
    前記第１の半導体チップ上に設けられた第２の半導体チップと、
    前記ダイパッドと前記第１および第２の半導体素子とを覆う樹脂部材とを備え、
    前記接合部は前記ダイパッドおよび前記吊リードの各々の上に位置する、半導体装置。
  2. 前記吊リードは、前記接合部の前記ダイパッド上に位置する部分と前記接合部の前記吊リード上に位置する部分との間に貫通穴を有する、請求項１に記載の半導体装置。
  3. ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
    前記リードフレーム上に設けられた接合部と、
    前記接合部を介して前記リードフレーム上に設けられ、平面視において、第１の中心線を有し、かつ前記ダイパッドと前記吊リードの一部とに重なるように配置された第１の半導体チップと、
    前記第１の半導体チップ上に設けられ、平面視において、前記第１の中心線と平行であり、かつ前記第１の中心線の一の側に位置する第２の中心線を有する第２の半導体チップと、
    前記ダイパッドと前記第１および第２の半導体素子とを覆う樹脂部材とを備え、
    前記接合部は平面視において前記第２の中心線の両側に位置する、半導体装置。
  4. 前記第２の半導体素子は平面視において前記第１の中心線の前記一の側に位置する、請求項３に記載の半導体装置。
  5. 前記接合部材は硬化された樹脂からなる、請求項１〜４のいずれかに記載の半導体装置。
JP2008281171A 2008-10-31 2008-10-31 半導体装置 Pending JP2010109234A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008281171A JP2010109234A (ja) 2008-10-31 2008-10-31 半導体装置
US12/604,385 US20100109148A1 (en) 2008-10-31 2009-10-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008281171A JP2010109234A (ja) 2008-10-31 2008-10-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2010109234A true JP2010109234A (ja) 2010-05-13

Family

ID=42130388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281171A Pending JP2010109234A (ja) 2008-10-31 2008-10-31 半導体装置

Country Status (2)

Country Link
US (1) US20100109148A1 (ja)
JP (1) JP2010109234A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236685A (ja) * 1994-12-14 1996-09-13 Anam Ind Co Inc 半導体パッケージのリードフレーム構造
JP2000049272A (ja) * 1998-07-31 2000-02-18 Hitachi Ltd リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
JP2004312053A (ja) * 2004-08-09 2004-11-04 Renesas Technology Corp 半導体装置
JP2008034696A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd 半導体集積回路装置および不揮発性メモリ装置
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US7719122B2 (en) * 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236685A (ja) * 1994-12-14 1996-09-13 Anam Ind Co Inc 半導体パッケージのリードフレーム構造
JP2000049272A (ja) * 1998-07-31 2000-02-18 Hitachi Ltd リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
JP2004312053A (ja) * 2004-08-09 2004-11-04 Renesas Technology Corp 半導体装置
JP2008034696A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd 半導体集積回路装置および不揮発性メモリ装置
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100109148A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
JP4322844B2 (ja) 半導体装置および積層型半導体装置
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
US20080128897A1 (en) Heat spreader for a multi-chip package
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20100032822A1 (en) Chip package structure
JP2004056138A (ja) パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ
US20090174054A1 (en) Module with Flat Construction and Method for Placing Components
CN103928353A (zh) 无外引脚封装构造及其制造方法与导线框架
JP5706254B2 (ja) 半導体装置
JP4428141B2 (ja) 半導体パッケージの製造方法
JP4185665B2 (ja) ウェーハレベルパッケージ
JP2010109234A (ja) 半導体装置
US20080079149A1 (en) Circuit board arrangement and method for producing a circuit board arrangement
JP4972968B2 (ja) 半導体装置及びその製造方法
US7492037B2 (en) Package structure and lead frame using the same
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
US8129826B2 (en) Semiconductor package apparatus having redistribution layer
JP5146358B2 (ja) 電子装置
US20110241191A1 (en) Semiconductor lamination package and method of producing semiconductor lamination package
JP5240519B2 (ja) 半導体パッケージ基板とその製造方法及び半導体パッケージ
JP2010118416A (ja) 半導体装置
JP2008010550A (ja) 半導体装置
JP4186894B2 (ja) 半導体装置
JP5014969B2 (ja) 半導体装置
JP4760543B2 (ja) モールドパッケージおよびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127