CN103928353A - 无外引脚封装构造及其制造方法与导线框架 - Google Patents

无外引脚封装构造及其制造方法与导线框架 Download PDF

Info

Publication number
CN103928353A
CN103928353A CN201410147644.3A CN201410147644A CN103928353A CN 103928353 A CN103928353 A CN 103928353A CN 201410147644 A CN201410147644 A CN 201410147644A CN 103928353 A CN103928353 A CN 103928353A
Authority
CN
China
Prior art keywords
pin
lead frame
thickness
several
frame unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410147644.3A
Other languages
English (en)
Inventor
叶佳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201410147644.3A priority Critical patent/CN103928353A/zh
Publication of CN103928353A publication Critical patent/CN103928353A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种无引脚封装构造及其制造方法与导线框架，包括：导线框架、芯片、数个电性连接元件和塑封体；所述导线框架包括导线框架单元和连接支架，所述导线框架单元包括与所述连接支架相连的数个引脚，所述引脚远离所述导线框架单元的一端的厚度小于所述引脚的厚度；所述芯片通过所述数个电性连接元件电性连接到所述引脚；所述塑封体包封所述芯片、所述电性连接元件以及囊封所述引脚。本发明使所述引脚远离所述导线框架单元中心的一端具有一厚度小于所述引脚厚度的第一部分，所述第一部分的一侧为切割道，减薄了切割处的金属厚度，可减少切割刀具的损耗和提高切割效率，增加了引脚与塑封料的接触面积，可提高芯片封装的可靠性。

Description

无外引脚封装构造及其制造方法与导线框架
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种无外引脚封装构造及其制造方法与导线框架，本发明还涉及一种导线框架的构造。
背景技术
在集成电路芯片的无引脚封装中，裸芯片经由其上的焊垫与封装基材电性连接，再用封装料将裸芯片加以包覆，最后切割封装料和封装基材形成芯片封装结构。封装的目的在于，防止外部水汽、污染物及外部温度对裸芯片的影响，同时提高裸芯片与外部电路电性连接的媒介。
图1A为现有技术中一种无引脚封装构造组件100在切割分离前的剖面结构示意图。组件100由多个连接支架11封装构造12组成，每一封装构造12中的引脚121-1连接在连接支架11上，各相邻的封装构造12通过连接支架11相连。芯片122通过一组键合引线123电连接到引脚121-1上，塑封料124囊封（“囊封”指可不完全包封、包裹，可有部分器件暴露于所述塑封料之外）组件100，只裸露出引脚121-1整个底部和连接支架11的整个底部。在组件100制造完成后，再利用切割刀具切除连接支架11即可形成多个如图1B所示的无引脚封装封装构造12。
在上述无引脚封装构造中，引脚121-1与连接支架11的的各处具有相同的厚度，即切割道具有较大的厚度，因而增加了切割时的难度且易加速切割刀具的损耗。此外，切割完后引脚121-1与塑封料124的接触面积较小，这样的结构不利于在锁定住塑封料，当水气或其它污染物进入塑封体时，塑封料容易脱离引脚从而影响了芯片封装的可靠性。
发明内容
有鉴于此，本发明的目的在于提供一种改进的无引脚封装构造及其制造方法和导线框架以解决现有技术的无引脚封装构造在切割的过程中造成切割刀具易损耗和容易引起塑封料脱离引脚的问题。
根据本发明的第一方面，提供一种无引脚封装构造的制造方法，包括：
形成一导线框架，所述导线框架包含数条交错排列的连接支架、数个导线框架单元，所述数个导线框架单元排列在所述连接支架定义的空间内，每一所述导线框架单元具有数个引脚，所述引脚连接在所述连接支架上;
蚀刻所述引脚，以在所述引脚靠近所述导线框架单元中心的一端上形成一厚度小于所述引脚厚度的第一部分，将所述第一部分的远离所述导线框架单元中心的一侧作为切割道；
提供一芯片，并将所述芯片固定在所述导线框架单元的区域内；
利用数个电性连接元件将所述芯片电性连接到所述引脚；
利用塑封料包封所述芯片、数个所述电性连接元件以及囊封数个所述引脚和数个所述连接支架以形成一塑封体，所述数个引脚的底部裸露于所述塑封体的下表面上；
沿所述切割道进行切割工艺，以分离形成数个无外引脚的封构造。
优选地，在所述制造方法中，各所述连接支架垂直交叉排列，所述数个导线框架单元排列在各所述连接支架垂直交叉排列所定义的矩形空间内。
优选地，在所述制造方法中，所述第一部分的宽度大于50μm。
优选地，在所述制造方法中，使所述第一部分与所述连接支架相连接。
优选地，在所述制造方法中，所述连接支架的第二部分厚度小于所述引脚的厚度，所述第二部分与所述第一部分相连接。
优选地，在所述制造方法中，所述引脚靠近所述导线框架单元的一端为第二端，在将所述芯片固定在所述导线框架单元区域内之前蚀刻所述第二端，以使所述第二端的厚度小于所述引脚的厚度。
优选地，在所述制造方法中，所述导线框架单元还包括一承载座，所述数个引脚位于所述承载座的周围，所述芯片固定在所述承载座之上。
根据本发明的第二方面，提供一种应用本发明第一方面所提供的制造方法的无引脚封装构造，包括：
一导线框架单元，所述导线框架单元包括数个引脚，所述引脚远离所述导线框架单元中心的一端为第一端，所述第一端的厚度小于所述引脚的厚度;
一芯片，所述芯片固定在所述导线框架单元的区域内;
数个电性连接元件，所述数个电性连接元件将所述芯片电性连接到所述数个引脚上;
一塑封体，所述塑封体包封所述芯片、所述数个电性连接元件以及囊封所述数个引脚;
其中，所述数个引脚的底部裸露于所述塑封体的下表面上，所述第一端的外缘裸露于所述塑封体的侧表面上。
优选地，在所述无引脚封装构造中，所述数个引脚靠近所述导线框架单元中心的一端为第二端，所述第二端的厚度小于所述引脚的厚度。
优选地，在所述无引脚封装构造中，所述导线框架单元还包括一承载座，所述数个引脚位于所述承载座的周围，所述芯片固定在所述承载座之上。
根据本发明的第三方面，提供一种无引脚封装构造的导线框架，包括：
数条连接支架，各所述连接支架交错排列;
数个导线框架单元，排列在所述连接支架定义的空间内，每一所述导线框架单元包括数个引脚，所述引脚连接在所述连接支架上;
其中，所述引脚远离所述导线框架单元中心的一端为第一端，所述第一端具有一厚度小于所述引脚厚度的第一部分，所述第一部分远离所述导线框架单元的一侧为所述导线框架的切割道。
优选地，在所述导线框架中，各所述连接支架垂直交叉排列，所述数个导线框架单元排列在各所述连接支架垂直交叉排列所定义的矩形空间内。
优选地，在所述导线框架中，所述第一部分的宽度大于50μm。
优选地，在所述导线框架中，所述第一部分与所述连接支架相连接。
优选地，在所述导线框架中，所述连接支架的第二部分厚度小于所述引脚的厚度，所述第二部分与所述第一部分相连接。
优选地，在所述导线框架中，所述引脚靠近所述导线框架单元的一端的厚度小于所述引脚的厚度。
优选地，在所述导线框架中，所述导线框架单元还包括一承载座，所述数个引脚位于所述承载座的周围。
与现有技术相比，本发明提供的无引脚封装构造的制造过程中将引脚远离所述导线框架单元的一端蚀刻成具有一厚度小于所述引脚厚度的一部分，使所述第一部分的一侧作为切割道，从而以减薄了切割处金属层的厚度从而避免切割刀具与金属的过度摩擦，使得切割刀具不易被损耗，进而提高切割速率；此外，在本发明提供的无引脚封装构造中，引脚与远离芯片封装单元中心的一端的厚度小于所述引脚的厚度，从而增加了引脚与塑封料的接触面积，使得塑封料不易脱离引脚以及增加了水气和其它污染物进入塑封体内电子元件处的路径，进而提高了芯片封装的可靠性。
附图说明
图1A为现有技术中一种无引脚封装构造组件在切割分离前的剖面结构示意图；
图1B为现有技术中一种无引脚封装构造的剖面结构示意图；
图2A为本发明实施例的导线框架的俯视图；
图2B本发明实施例的导线框架剖面结构示意图；
图3A为本发明实施例的无引脚封装构造的剖面结构示意图；
图3B为本发明实施例的无引脚封装构造的底视图；
图3C为本发明实施例的无引脚封装构造的侧视图；
图4A至图4D为本发明实施例的无引脚封装构造的制造方法各步骤的封装结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的无引脚封装构造及其制造方法与导线框架作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图2A与图2B所示，本发明一实施例的无引脚封装构造的导线框架200一般可由铜、铝或合金等金属板状材质经过蚀刻、冲压或其他工艺形成，其主要包括：数条连接支架21、数个导线框架单元221。所述的数条连接支架21交错排列，各所述导线框架单元221排列在所述连接支架21所定义的空间内，即通过所述连接支架21支撑和隔离的空间。在一本发明的实施例中，为了便于芯片在所述导线框架上的安装，各所述连接支架21以垂直交叉的方式交错排列，使得通过各所述连接支架21交错排列所定义的空间为矩形，各所述导线框架单元221排列在所述的矩形空间内。每一个导线框架单元221包括数个引脚221-1，所述的各引脚221-1连接在所述连接支架21上。其中，所述引脚221-1远离所述导线框架单元221中心的一端为第一端，所述第一端具有一厚度小于所述引脚221-1厚度的第一部分221-11，所述第一部分221-11远离所述导线框架单元的一侧221-111为所述导线框架的切割道。
在完成塑封工艺后进行切割工艺时，需要切割导线框架以形成各个分离的封装构造，切割刀具在导线框架上的切割处即为导线框架的切割道。在本申请实施例中，可通过蚀刻工艺蚀刻所述第一部分221-11，使得所述第一部分221-11的厚度小于所述引脚221-1的厚度，其中所述的蚀刻可以从所述第一部分的顶部开始也可以从第一部分的底部开始。由于所述第一部分具有较薄的厚度，即其远离所述导线框架单元的一侧切割道221-111的厚度较小，则在将导线框架200应用于无引脚封装时所需要切割的金属的厚度较小，从而有利于提高切割速率且不易损耗切割刀具。此外，由于所述第一部分除切割道外的剩余部分的厚度也小于所述引脚221-1的厚度，可以使得所述剩余部分可以被塑封料包封，从而增加了所述引脚221-1与塑封料的接触面积进而提高封装的可靠性。
所述第一部分221-11可以设置在所述第一端的最外侧，所述第一部分221-11与所述连接支架21相连，即切割道221-111与所述连接支架21相连，使得被切割掉的引脚221-1部分只占所述引脚221-1的一小部分，从而可以最大化的利用所述导线框架200的引脚221-1，节约了导线框架材料。由于切割误差的存在，进一步的，可以使所述连接支架21的第二部分21`的厚度小于所述引脚221-1的厚度，所述的第二部分21`与所述第一部分221-11相连接。
由于在切割工艺过程中存在一定的工艺误差，切割刀具可能偏离切割道进行切割，因此所述第一部分221-11的宽度可设置为大于50μm，以确保在切割完成后，保留在封装构造的塑封料中的所述第一部分221-11仍具有交大的宽度，可使所述引脚221-1与塑封料的接触面积能有较大的增加，进而可有效的提高封装的可靠性。
在本申请实施例中，所述引脚221-1靠近所述导线框架单元221中心的一端为第二端221-12，第二端221-12的厚度小于所述引脚221-1的厚度，从而可进一步提高将所述导线框架200应用于无引脚封装时所述引脚221-1与塑封料的接触面积而提高了封装的可靠性。
此外，在本申请的实施例中，为了使芯片能更好的固定在所述导线框架单元221中，所述导线框架单元221还包括了一承载座221-2用于承载芯片，所述引脚221-1位于所述承载座221-2的周围。
请参考图3A至图3C所示，分别为本发明提供的一种无外引脚封装构造300的剖面结构示意图、底视图和侧视图，所述封装构造300主要包括：一导线框架单元321、一芯片322、数个电性连接元件323以及塑封体324。所述导线框架单元321包括数个引脚321-1，所述引脚321-1远离所述导线框架单元321的一端为第一端，所述第一端的厚度小于所述引脚321-1的厚度。所述芯片322固定在所述导线框架单元321的区域内，并通过所述电性连接元件323电性连接到所述引脚321-1上，所述封装体324包封所述芯片322、所述电性连接元件323以及囊封所述引脚321-1，其中所述引脚321-1的底部裸露于所述塑封体324的下表面及所述第一端321-11外缘裸露于所述塑封体324的侧表面上，即被裸露的所述引脚321-1的底部不与所述塑封体324的下表面边缘接触及被裸露的第一端外缘不与所述塑封料324的侧表面边缘接触。在封装构造300中，所述引脚321-1的底部为所述引脚321-1远离所述芯片322的一面。
由上可见，本发明提供的无引脚封装构造中，远离所述导线框架单元321中心的一端321-11的厚度小于所述引脚321-1的厚度，可使得所述第一端321-11除外缘外均可被塑封料包封，从而可增加引脚321-1与塑封体324的接触面积，使得塑封料不易脱离引脚以及增加了水气和其它污染物进入塑封体内电子元件处的路径，进而提高了芯片封装的可靠性。
为了进一步提高芯片的封装可靠性，在本实施例的无引脚封装构造300中，引脚321-1靠近所述导线框架单元321中心的一端为第二端321-12，所述第二端321-12的厚度小于所述引脚321-1的厚度，可进一步增大引脚321-1与塑封体324的接触面积，因而可提高芯片的封装可靠性。
此外，在本实施例的无外引脚封装构造300中，为了使芯片322能更好的固定在所述导线框架单元321中，所述导线框架单元321还包括了一承载座321-2，用于承载芯片322，所述引脚321-1位于所述承载座321-2的周围。所述芯片322可通过粘胶层固定在所述芯片承载座321-2上，芯片322上的电子元件电极端子通过数个电性连接元件323电性连接到引脚321-1的顶部，其中顶部为与上述提到的底部相对的一面，电性连接元件323可包括键合引线或导电凸块。
请参考图4A至4D所示，本发明所提供的无引脚封装构造的制造方法，其主要包括如下步骤：
首先，形成一导线框架400，使得所述导线框架400包括：数个交错排列的连接支架41和数个导线框架单元421，所述数个导线框架单元421排列在所述连接支架41定义的空间内，即通过所述连接支架21支撑和隔离的空间，每一个导线框架单元421包括数个引脚421-1，所述引脚421-1连接在所述连接支架41上。其中引脚421-1从远离所述导线框架单元421中心的一端到靠近所述导线框架单元中心的一端具有相同的厚度。一般可由铜、铝或合金等金属板状材质经过蚀刻、冲压或其它工艺形成导线框架400，在一本发明的实施例中优选为铜来形成所述导线框架400，且在在形成所述导线框架400时，为了便于芯片在所述导线框架上的安装，各所述连接支架41以垂直交叉的方式交错排列，使得通过各所述连接支架41交错排列所定义的空间为矩形，各所述导线框架单元421排列在所述的矩形空间内。所述提供的导线框架400的剖面结构图如图4A所示。在一实施例中，所述连接支架41未被蚀刻，因此其底部也可裸露于所述塑封体424下表面上，当然在本发明的其它实施例中，所述连接支架41也可被蚀刻，使得所述连接支架41的厚度小于所述引脚421-1的厚度，从而其底部也被所述塑封体424覆盖。
然后，利用金属蚀刻液或其它等效液蚀刻所述引脚421-1，以在所述引脚421-1靠近所述导线框架单元421的一端上形成一厚度小于所述引脚421-1厚度的第一部分421-11，所述第一部分421-11的远离所述导线框架单元421中心的一侧作为切割道421-111。其目的是为了减薄所述切割道的厚度以便于后续的切割工艺，以及增加所述引脚421-1与后续形成的塑封体之间的接触面积。被蚀刻后的所述导线框架400的底视图如图4B所示，图4C则示出了被蚀刻后的所述导线框架400的剖面结构图。
接着如图4D所示，提供一芯片422，将所述芯片422固定在所述导线框架单元421所固定的区域内，其中所述的导线框架单元421位于所述连接支架41交错排列所定义的空间，即通过所述连接支架41支撑、隔离所定义的空间。再接着利用数个电性连接元件423将所述芯片422上的电子元件电极电性连接到所述引脚421-1上。
接下来再利用塑封料进行塑封工艺，使塑封料包封所述芯片422、所述数个电性连接元件423以及囊封所述数个引脚421-1和所述连接支架41以形成一塑封体424。形成塑封体415的目的是为了保护芯片上的电子元件不受环境中的温度、水汽和其它污染物的影响。塑封料与引脚421-1的热膨胀系数相差较大，在塑封体424在受到高温或者碰撞时可能会破裂，若此时塑封料与引脚412-1的接触面积不大，可能会容易从引脚421-1脱离使得水汽和其它污染物容易进入塑封体424内部而损坏芯片。因此，在用塑封料形成塑封体424时，塑封料需要包封前段步骤中形成的第一部分421-11，即所述一部分421-11的底部也被塑封料覆盖，只使所述引脚421-1的底部裸露于塑封体415的下表面上，从而增加了所述引脚421-1与所述塑封体424之间的接触面积进而可提高封装的可靠性。
最后，沿所述切割道421-111进行切割工艺，以分离形成数个无外引脚的封构造。
具体的操作为：采用切割刀具425将所述引脚421-1切齐与所述塑封体424，根据被裸露在外的所述引脚底部可以确定被所述塑封体包封住的所述切割道421-111的具体位置，然后再沿所述切割道421-111处切割所述切割道和相应的塑封料，从而可分离形成如图3A所示的无引脚封装构造。
所述第一部分421-11可以设置在所述引脚421-1远离所述导线框架单元421中心一端的最外侧，使所述第一部分421-11与所述连接支架41相连，即切割道421-111与所述连接支架41相连，使得被切割掉的引脚421-1部分只占所述引脚421-1的一小部分，从而可以最大化的利用所述导线框架400的引脚421-1。由于切割误差的存在，进一步的，可以使所述连接支架41的第二部分41`的厚度小于所述引脚421-1的厚度，所述的第二部分41`与所述第一部分421-11相连接。
由于在切割时可能存在一定的偏差，如切割刀具425会偏离所述切割道421-111处开始切割，这可能使得切割处的金属层厚度（导线架材料）依然很厚，不仅加大了切除难度也会有损切割刀具，而且切割后的无引脚封装构造中的引脚和塑封料之间的接触面积也可能得不到增加，从而不利于提供封装的可靠性。因此，在本申请实施中，可在用蚀刻液蚀刻形成所述的第一部分时，蚀刻区域的宽度可控制为大于50μm，即所述第一部分421-11的宽度为大于50μm，这样即使切割刀具偏离了所述切割道处切割，所切割处的金属层也具有较薄的厚度，从而可避免切割刀具的易损耗问题。
在本实施例的无引脚封装构造的制造方法还可在将芯片422固定在所述导线框架单元421之前，用蚀刻液半蚀刻所述引脚421-1远离所述连接支架41的一端，该端为第二端421-12，使得所述第二端421-12的厚度小于所述引脚421-1的厚度，所述第二端421-12的底部可被用于形成塑封体424的塑封料包封，可进一步增大引脚421-1与塑封体424的接触面积，因而可提高芯片的封装可靠性。
此外，在本实施例的无外引脚封装构造的制造方法中，为了使芯片422能更好的固定在所述导线框架单元421中，所提供的导线框架400的所述导线框架单元421还包括了一承载座421-2，用于承载芯片422，所述引脚421-1位于所述承载座421-2的周围。所述芯片422可通过粘胶层固定在所述芯片承载座421-2上，芯片422上的电子元件电极端子通过数个电性连接元件423电性连接到引脚421-1的顶部，其中顶部为与上述提到的底部相对的一面，电性连接元件423可包括键合引线或导电凸块。
以上所有实施例中，所提到的宽度，是指从所述引脚的第一端到到第二端方向上的尺寸。
综上所述，本发明提供的无引脚封装构造的制造方法与导线框架中，在所述引脚远离所述导线框架单元中心的一端形成第一部分，使得第一部分的厚度小于所述引脚得厚度，且以所述第一部分的远离所述导线框架单元得一侧作为切割道，从而减薄了切割处金属层的厚度从而避免切割刀具与金属的过度摩擦，使得切割刀具不易损耗，进而提高切割速率；此外，在所提供的无引脚封装构造中，所述引脚与远离所述导线框架单元中心一端的厚度小于所述引脚的厚度，使得该端处外缘外均被塑封料包封，从而增加了引脚与塑封料的接触面积，使得塑封料不易脱离引脚以及增加了水气和其它污染物进入塑封体内电子元件处的路径，进而提高了芯片封装的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (17)

1.一种无外引脚封装构造的制造方法，其特征在于，包括:
形成一导线框架，所述导线框架包含数条交错排列的连接支架、数个导线框架单元，所述数个导线框架单元排列在所述连接支架定义的空间内，每一所述导线框架单元具有数个引脚，所述引脚连接在所述连接支架上;
蚀刻所述引脚，以在所述引脚靠近所述导线框架单元中心的一端上形成一厚度小于所述引脚厚度的第一部分，将所述第一部分的远离所述导线框架单元中心的一侧作为切割道；
提供一芯片，并将所述芯片固定在所述导线框架单元的区域内；
利用数个电性连接元件将所述芯片电性连接到所述引脚；
利用塑封料包封所述芯片、数个所述电性连接元件以及囊封数个所述引脚和数个所述连接支架以形成一塑封体，所述数个引脚的底部裸露于所述塑封体的下表面上；
沿所述切割道进行切割工艺，以分离形成数个无外引脚的封构造。
2.如权利要求1所述的制造方法，其特征在于，各所述连接支架垂直交叉排列，所述数个导线框架单元排列在各所述连接支架垂直交叉排列所定义的矩形空间内。
3.如权利要求1所述的制造方法，其特征在于，所述第一部分的宽度大于50μm。
4.如权利要求1所述的制造方法，其特征在于，使所述第一部分与所述连接支架相连接。
5.如权利要求4所述的制造方法，其特征在于，所述连接支架的第二部分厚度小于所述引脚的厚度，所述第二部分与所述第一部分相连接。
6.如权利要求1所述的制造方法，其特征在于，所述引脚靠近所述导线框架单元的一端为第二端，在将所述芯片固定在所述导线框架单元区域内之前蚀刻所述第二端，以使所述第二端的厚度小于所述引脚的厚度。
7.如权利要求1～6任意一所述的制造方法，其特征在于，所述导线框架单元还包括一承载座，所述数个引脚位于所述承载座的周围，所述芯片固定在所述承载座之上。
8.一种应用权利要求1所述的制造方法形成的无引脚的封装构造，其特征在于，包括:
一导线框架单元，所述导线框架单元包括数个引脚，所述引脚远离所述导线框架单元中心的一端为第一端，所述第一端的厚度小于所述引脚的厚度;
一芯片，所述芯片固定在所述导线框架单元的区域内;
数个电性连接元件，所述数个电性连接元件将所述芯片电性连接到所述数个引脚上;
一塑封体，所述塑封体包封所述芯片、所述数个电性连接元件以及囊封所述数个引脚;
其中，所述数个引脚的底部裸露于所述塑封体的下表面上，所述第一端的外缘裸露于所述塑封体的侧表面上。
9.如权利要求8所述的无引脚封装构造，其特征在于，所述数个引脚靠近所述导线框架单元中心的一端为第二端，所述第二端的厚度小于所述引脚的厚度。
10.如权利要求8或9所述的无引脚封装构造，其特征在于，所述导线框架单元还包括一承载座，所述数个引脚位于所述承载座的周围，所述芯片固定在所述承载座之上。
11.一种无外引脚的封装构造的导线框架，其特征在于，包括:
数条连接支架，各所述连接支架交错排列;
数个导线框架单元，排列在所述连接支架定义的空间内，每一所述导线框架单元包括数个引脚，所述引脚连接在所述连接支架上;
其中，所述引脚远离所述导线框架单元中心的一端为第一端，所述第一端具有一厚度小于所述引脚厚度的第一部分，所述第一部分远离所述导线框架单元的一侧为所述导线框架的切割道。
12.如权利要求11所述的导线框架，其特征在于，各所述连接支架垂直交叉排列，所述数个导线框架单元排列在各所述连接支架垂直交叉排列所定义的矩形空间内。
13.如权利要求11所述的导线框架，其特征在于，所述第一部分的宽度大于50μm。
14.如权利要求11所述的导线框架，其特征在于，所述第一部分与所述连接支架相连接。
15.如权利要求14所述的导线框架，其特征在于，所述连接支架的第二部分厚度小于所述引脚的厚度，所述第二部分与所述第一部分相连接。
16.如权利要求11所述的导线框架，其特征在于，所述引脚靠近所述导线框架单元的一端的厚度小于所述引脚的厚度。
17.如权利要求11～16任意一所述的导线框架，其特征在于，所述导线框架单元还包括一承载座，所述数个引脚位于所述承载座的周围。
CN201410147644.3A 2014-04-14 2014-04-14 无外引脚封装构造及其制造方法与导线框架 Pending CN103928353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410147644.3A CN103928353A (zh) 2014-04-14 2014-04-14 无外引脚封装构造及其制造方法与导线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410147644.3A CN103928353A (zh) 2014-04-14 2014-04-14 无外引脚封装构造及其制造方法与导线框架

Publications (1)

Publication Number Publication Date
CN103928353A true CN103928353A (zh) 2014-07-16

Family

ID=51146532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410147644.3A Pending CN103928353A (zh) 2014-04-14 2014-04-14 无外引脚封装构造及其制造方法与导线框架

Country Status (1)

Country Link
CN (1) CN103928353A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720035A (zh) * 2016-03-25 2016-06-29 上海凯虹科技电子有限公司 引线框架及采用该引线框架的封装体
CN105789068A (zh) * 2014-12-25 2016-07-20 无锡华润安盛科技有限公司 一种qfn封装器件的制备方法
CN109065518A (zh) * 2018-06-13 2018-12-21 南通通富微电子有限公司 一种半导体芯片封装阵列
CN109065519A (zh) * 2018-06-13 2018-12-21 南通通富微电子有限公司 一种半导体芯片封装器件
CN109346454A (zh) * 2018-11-08 2019-02-15 嘉盛半导体(苏州)有限公司 引线框架条、半导体封装方法、半导体封装结构及其单元
TWI661509B (zh) * 2015-11-27 2019-06-01 大陸商矽力杰半導體技術（杭州）有限公司 晶片封裝方法及晶片封裝結構
CN116403915A (zh) * 2023-06-07 2023-07-07 尚睿微电子（上海）有限公司 基板组件及芯片的形成方法
CN116454059A (zh) * 2023-06-09 2023-07-18 尚睿微电子（上海）有限公司 基板、封装结构的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522496B (en) * 2000-10-31 2003-03-01 Siliconware Precision Industries Co Ltd Quad flat leadless package leadframe
CN1434496A (zh) * 2003-02-13 2003-08-06 台湾典范半导体股份有限公司 Qfn型影像感测元件构装方法及其结构
CN1549341A (zh) * 2003-05-20 2004-11-24 矽品精密工业股份有限公司 由导线架建构的无管脚式半导体封装件及工序
US20070126092A1 (en) * 2005-12-02 2007-06-07 Advanced Interconnect Technologies Limited, A Corporation Of The Republic Of Mauritius Leadless semiconductor package and method of manufacture
US20110263077A1 (en) * 2010-04-23 2011-10-27 Freescale Semiconductor, Inc Method of assembling semiconductor devices including saw singulation
CN203812873U (zh) * 2014-04-14 2014-09-03 矽力杰半导体技术(杭州)有限公司 导线框架与无外引脚封装构造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522496B (en) * 2000-10-31 2003-03-01 Siliconware Precision Industries Co Ltd Quad flat leadless package leadframe
CN1434496A (zh) * 2003-02-13 2003-08-06 台湾典范半导体股份有限公司 Qfn型影像感测元件构装方法及其结构
CN1549341A (zh) * 2003-05-20 2004-11-24 矽品精密工业股份有限公司 由导线架建构的无管脚式半导体封装件及工序
US20070126092A1 (en) * 2005-12-02 2007-06-07 Advanced Interconnect Technologies Limited, A Corporation Of The Republic Of Mauritius Leadless semiconductor package and method of manufacture
US20110263077A1 (en) * 2010-04-23 2011-10-27 Freescale Semiconductor, Inc Method of assembling semiconductor devices including saw singulation
CN203812873U (zh) * 2014-04-14 2014-09-03 矽力杰半导体技术(杭州)有限公司 导线框架与无外引脚封装构造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789068A (zh) * 2014-12-25 2016-07-20 无锡华润安盛科技有限公司 一种qfn封装器件的制备方法
CN105789068B (zh) * 2014-12-25 2019-11-08 无锡华润安盛科技有限公司 一种qfn封装器件的制备方法
TWI661509B (zh) * 2015-11-27 2019-06-01 大陸商矽力杰半導體技術（杭州）有限公司 晶片封裝方法及晶片封裝結構
CN105720035A (zh) * 2016-03-25 2016-06-29 上海凯虹科技电子有限公司 引线框架及采用该引线框架的封装体
CN109065518A (zh) * 2018-06-13 2018-12-21 南通通富微电子有限公司 一种半导体芯片封装阵列
CN109065519A (zh) * 2018-06-13 2018-12-21 南通通富微电子有限公司 一种半导体芯片封装器件
CN109346454A (zh) * 2018-11-08 2019-02-15 嘉盛半导体(苏州)有限公司 引线框架条、半导体封装方法、半导体封装结构及其单元
CN109346454B (zh) * 2018-11-08 2023-12-15 嘉盛半导体(苏州)有限公司 引线框架条、半导体封装方法、半导体封装结构及其单元
CN116403915A (zh) * 2023-06-07 2023-07-07 尚睿微电子（上海）有限公司 基板组件及芯片的形成方法
CN116454059A (zh) * 2023-06-09 2023-07-18 尚睿微电子（上海）有限公司 基板、封装结构的形成方法
CN116454059B (zh) * 2023-06-09 2023-09-08 尚睿微电子（上海）有限公司 基板、封装结构的形成方法

Similar Documents

Publication Publication Date Title
CN103928353A (zh) 无外引脚封装构造及其制造方法与导线框架
KR100276660B1 (ko) 무선주파수(rf)태그의제조방법
CN103165562A (zh) 无引线封装半导体器件
JP2009016843A (ja) リードフレーム構造体及びそれを備えた半導体パッケージ
US9006035B2 (en) Method for manufacturing package structure with electronic component
JP3161823U (ja) 封止樹脂接合度を強化できるリードフレーム及びそのパッケージ構造
KR20140116357A (ko) 코어리스 집적회로 패키지 시스템 및 그 제조 방법
JP6213554B2 (ja) 半導体装置
US20190006219A1 (en) Method of packaging chip and chip package structure
CN203812873U (zh) 导线框架与无外引脚封装构造
JP6092833B2 (ja) 半導体装置
JP4357278B2 (ja) 集積回路ダイ製作方法
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
CN105428507A (zh) 芯片封装结构及方法
JP2010157624A (ja) 半導体装置
US20100110654A1 (en) Inner-connecting structure of lead frame and its connecting method
JP5851906B2 (ja) 半導体装置およびその製造方法
JP5620437B2 (ja) 半導体装置
JP5683777B2 (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
JP2008010778A (ja) 半導体装置
CN103943578B (zh) 铜柱凸点结构及成型方法
US9704815B2 (en) Package substrate and semiconductor package including the same
US9449901B1 (en) Lead frame with deflecting tie bar for IC package
KR101789835B1 (ko) 회로 장치
CN218371758U (zh) 集成电路封装和支撑基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140716