CN116454059B - 基板、封装结构的形成方法 - Google Patents
基板、封装结构的形成方法 Download PDFInfo
- Publication number
- CN116454059B CN116454059B CN202310681247.3A CN202310681247A CN116454059B CN 116454059 B CN116454059 B CN 116454059B CN 202310681247 A CN202310681247 A CN 202310681247A CN 116454059 B CN116454059 B CN 116454059B
- Authority
- CN
- China
- Prior art keywords
- cutting
- substrate
- layer
- forming
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 55
- 238000005520 cutting process Methods 0.000 claims abstract description 152
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 230000008569 process Effects 0.000 claims description 40
- 238000009713 electroplating Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000005507 spraying Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 61
- 229910052802 copper Inorganic materials 0.000 abstract description 38
- 239000010949 copper Substances 0.000 abstract description 38
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 213
- 239000011889 copper foil Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 13
- 230000002829 reductive effect Effects 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000036961 partial effect Effects 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000005299 abrasion Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000002035 prolonged effect Effects 0.000 description 4
- 238000011179 visual inspection Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000741 silica gel Substances 0.000 description 2
- 229910002027 silica gel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 description 1
- YBMDPYAEZDJWNY-UHFFFAOYSA-N 1,2,3,3,4,4,5,5-octafluorocyclopentene Chemical compound FC1=C(F)C(F)(F)C(F)(F)C1(F)F YBMDPYAEZDJWNY-UHFFFAOYSA-N 0.000 description 1
- 241000251468 Actinopterygii Species 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 235000011837 pasties Nutrition 0.000 description 1
- 229960004065 perflutren Drugs 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002335 surface treatment layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及半导体技术领域，由于铜具有良好的延展性，会导致切割铜后出现毛刺、以及拉扯铜层导致分层的问题，因此，本申请实施例提供一种基板、封装结构的形成方法，其中，基板的形成方法包括：提供基底；在所述基底上形成金属层；其中，所述金属层包括封装区和沿所述封装区延伸的切割区，所述封装区及所述切割区的相邻处形成切割道，所述切割道用于切割；在所述金属层中形成辅助切割条；其中，所述辅助切割条位于所述切割区内并延伸至所述封装区，所述辅助切割条位于所述切割道的部分不连续。这样，通过改变切割区中辅助切割条的形状，从而改变切割道上铜的面积，能够有效改善切铜带来的毛刺以及拉扯铜导致分层的现象。
Description
技术领域
本申请涉及半导体技术领域，涉及但不限于一种基板、封装结构的形成方法。
背景技术
电磁干扰（Electro Magnetic Interference，EMI）屏蔽中常用到的共形屏蔽（Conformal shielding），其实现可以通过电镀、溅射或喷涂等方法，它作为一种新的电磁干扰屏蔽技术被广泛应用在射频、存储等电子封装上。通过在封装的表面形成一种薄薄的金属层，以此来屏蔽内部器件免受外界干扰，同时也屏蔽器件和电路对外界的干扰。为了能够起到更好的屏蔽效果，可以形成封闭的金属罩，在封装基板设计时需要把铜铺到切割道上，在切割后确保封装侧面有外露金属，通过上述电镀、溅射或喷涂等方式来形成屏蔽罩。
现有的EMI屏蔽基板设计制造技术，在封装基板切割单颗芯片时，由于金属铜具有良好的延展性，从而导致切割完出现毛刺的现象和拉扯铜层导致金属层分层的问题。
发明内容
本申请实施例提供一种基板、封装结构的形成方法。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供一种基板的形成方法，所述方法包括：提供基底；在所述基底上形成金属层；其中，所述金属层包括封装区和沿所述封装区延伸的切割区，所述封装区及所述切割区的相邻处形成切割道，所述切割道用于切割；在所述金属层中形成辅助切割条；其中，所述辅助切割条位于所述切割区内并延伸至所述封装区，所述辅助切割条位于所述切割道的部分不连续。
第二方面，本申请实施例提供一种封装结构的形成方法，所述方法包括：提供基板；在所述基板的封装区的表面设置芯片，所述芯片与所述基板电连接。
本申请实施例中，首先，提供基底；然后，在所述基底上形成金属层；其中，所述金属层包括封装区和沿所述封装区延伸的切割区，所述封装区及所述切割区的相邻处形成切割道，所述切割道用于切割；最后，在所述金属层中形成辅助切割条；其中，所述辅助切割条位于所述切割区内并延伸至所述封装区，所述辅助切割条位于所述切割道的部分不连续。可以看出，本申请实施例改变了切割区中辅助切割条的形状，从而改变切割道上铜的面积，如此，能够有效改善切铜带来的毛刺以及拉扯铜导致分层的现象。另外，由于切割道上铜的面积减小，还可以减小切割道具的磨损，延长切割刀具的使用寿命。本申请实施例还具有不增加生产流程，不增加成本，简单有效等优点。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请的技术方案。
附图说明
在附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本申请实施例提供的一种基板的形成方法的实现流程示意图；
图2为本申请实施例提供的一种基板的形成过程的结构示意图一；
图3为本申请实施例提供的一种基板的形成过程的结构示意图二；
图4为本申请实施例提供的一种基板的形成过程的结构示意图三；
图5为本申请实施例提供的一种基板的形成过程的结构示意图四；
图6为本申请实施例提供的一种基板的形成过程的结构示意图五；
图7为本申请实施例提供的一种基板的形成过程的结构示意图六；
图8为本申请实施例提供的一种基板的形成过程的结构示意图七；
图9为本申请实施例提供的一种基板的形成过程的结构示意图八；
图10为本申请实施例提供的一种基板的形成过程的结构示意图九；
图11为本申请实施例提供的一种基板的形成过程的结构示意图十；
图12为本申请实施例提供的一种基板的形成过程的结构示意图十一；
图13为本申请实施例提供的一种基板的形成过程的结构示意图十二；
图14为本申请实施例提供的一种基板的形成过程的结构示意图十三；
图15为本申请实施例提供的一种基板的形成过程的结构示意图十四；
图16为本申请实施例提供的一种基板的形成过程的结构示意图十五；
图17为本申请实施例提供的一种基板的形成过程的结构示意图十六；
图18为本申请实施例提供的一种基板的形成过程的结构示意图十七；
图19为本申请实施例提供的一种基板的形成过程的结构示意图十八；
图20为本申请实施例提供的一种基板的形成过程的结构示意图十九；
图21为本申请实施例提供的一种基板的形成过程的结构示意图二十；
图22为本申请实施例提供的一种封装结构形成方法的实现流程示意图；
图23为本申请实施例提供的一种基板的组成结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为便于理解本申请实施例，以下是对本申请中涉及的相关技术的简单介绍。
共形屏蔽是将屏蔽层和封装完全融合在一起，模组自身就带有屏蔽功能，芯片贴装在基板上后，不再需要外加屏蔽罩，不占用额外的设备空间。
电镀工艺是利用电解原理在某些金属表面上镀上一薄层其它金属或合金的过程，这里利用电解使金属或其它材料制件的表面附着一层金属膜的工艺从而起到防止金属氧化（如锈蚀），提高耐磨性、导电性、反光性、抗腐蚀性（硫酸铜等）及增进美观等作用。
溅射工艺是以一定能量的粒子（离子或中性原子、分子）轰击固体表面，使固体近表面的原子或分子获得足够大的能量而最终逸出固体表面。
喷涂工艺通过喷枪或碟式雾化器，借助于压力或离心力，分散成均匀而微细的雾滴，施涂于被涂物表面的涂装方法。
封装基板的技术分有核基板（core）和无核基板（coreless），由于无核基板电传输路径减小，可以降低电源系统回路的电感，提高传输特性，尤其是频率特性，以及更高的集成度被广泛应用于射频产品。新型无核封装基板制作主要通过自下而上的电沉积技术制作出层间导电结构-铜柱。它仅仅使用绝缘层和铜层，然后通过半加成积层工艺实现高密度布线。
下面将结合附图对本申请各实施例进行详细说明。
本申请实施例提供一种基板的形成方法，参考图1，该方法可以包括步骤S101至步骤S103，其中：
步骤S101，提供基底；
这里，基于基底可以形成有核基板或无核基板。其中，有核基板的基底相当于在一个核的上下表面同时沉积金属铜，在后续形成基板的过程中不需要分板；无核基板的基底相当于一层金属铜，在后续形成基板的过程中需要分板。无核基板的电传输路径小，可以降低电源系统回路的电感，提高频率特性。在实施时，基底可以有两个面，即包括第一面和与第一面相对的第二面。
步骤S102，在所述基底上形成金属层；其中，所述金属层包括封装区和沿所述封装区延伸的切割区，所述封装区及所述切割区的相邻处形成切割道，所述切割道用于切割；
这里，金属层可以在基底的第一面和/或第二面形成。金属层可以包括一层、两层甚至多层，本申请实施例对金属层的层数并不限定。
参考图2，以一层金属层为例进行说明，在基底100的第一面和第二面上电镀或者沉积导电材料，形成金属层101。
本申请实施例中，金属层主要起到导电的作用，金属层的材料可以是铜等导电金属。在实施时，可以通过电镀或者沉积工艺在基底上电镀或者沉积导电材料，以形成至少一层金属层。
参考图3，金属层包括封装区100a和沿封装区100a延伸的切割区100b，封装区100a及切割区100b的相邻处形成切割道100c，切割道100c用于切割。从图3中可以看出，相邻的封装区100a与切割区100b之间设置有沿水平或垂直方向延伸的切割道100c，每个切割区100b与封装区100a相接处设置有一条切割道100c。
需要说明的是，封装区可以是后续贴装芯片的区域，切割区是连接多个封装区的区域，在后续过程中将一个封装结构切割去除切割区得到多个具有封装区的封装单元；切割道又可以称为切割线，用于沿切割线切割可以得到多个封装单元。这里的每个切割区可以根据需要设置一条或者两条切割道。
步骤S103，在所述金属层中形成辅助切割条；其中，所述辅助切割条位于所述切割区内并延伸至所述封装区，所述辅助切割条位于所述切割道的部分不连续。
参考图2，刻蚀金属层101，形成如图4所示的辅助切割条101a，其中，图4中的右图为左图的局部俯视图。参考图4的右图，辅助切割条101a位于切割区100b内，延伸至所述封装区，并且辅助切割条101a位于切割道100c的部分不连续。
需要说明的是，辅助切割条位于切割道的部分不连续是指，辅助切割条没有完全覆盖切割道，暴露出部分切割道。在实施时，辅助切割条可以是锯齿状，这样可以减少切割道金属例如铜的面积，如此，能够有效改善切铜带来的毛刺以及拉扯铜导致分层的现象。
在一些实施例中，步骤S103“在所述金属层中形成辅助切割条”的实施可以包括如下步骤S1031和步骤S1032：
步骤S1031：在所述金属层上形成预设膜层；
参考图5，在金属层101上沉积高分子化合物材料，形成预设膜层102。
这里，预设膜层可以是高分子化合物材料的干膜，它通过紫外线的照射后能够发生聚合反应形成一种稳定的物质附着于金属层表面，从而达到阻挡电镀和蚀刻的功能。
在一些实施例中，以三层金属层为例进行说明，在形成第一金属层的时候是在基底上形成图案化的预设膜层，在形成第二金属层的时候是在第一金属层（即前一金属层）上形成图案化的预设膜层，在形成第三金属层的时候是在第二金属层（即前一金属层）上形成图案化的预设膜层。在金属层包括其他层数的情况下，与上述情况类似，这里不再赘述。
步骤S1032：对形成所述预设膜层的所述金属层进行刻蚀处理，以形成所述辅助切割条。
参考图5，可以采用干法刻蚀工艺、湿法刻蚀工艺或化学机械研磨工艺（ChemicalMechanical Polishing，CMP）对金属层101进行刻蚀，之后去除预设膜层102，以形成如图4所示的辅助切割条101a。
干法刻蚀工艺中采用的刻蚀气体可以包括以下至少之一：三氟甲烷（CHF3）、四氟化碳（CF4）、溴化氢（HBr）、氯气（Cl2）。在其他实施例中，刻蚀气体还可以包括其他碳氟系气体，例如二氟甲烷（CH2F2）、八氟丙烷（C3F8）、全氟丁二烯（C4F6）、八氟环丁烷（C4F8）和八氟环戊烯（C5F8）中的一种或几种。湿法刻蚀工艺中采用的刻蚀溶液可以包括稀释氢氟酸溶液。
在一些实施例中，所述辅助切割条为齿状结构。
在一些实施例中，所述齿状结构包括三角形和/或矩形。
参考图4的右图，辅助切割条101a以三角形和矩形的齿状结构均匀分布在切割区100b内，且每一层的辅助切割条的形状大致相同。这里，辅助切割条的齿状结构可以减少在切割道上铜的面积，从而可以减小切割道具的磨损，延长切割刀具的使用寿命，还能够有效改善切铜带来的毛刺以及拉扯铜导致分层的问题。
本申请实施例中，首先，提供基底；然后，在所述基底上形成金属层；其中，所述金属层包括封装区和沿所述封装区延伸的切割区，所述封装区及所述切割区的相邻处形成切割道，所述切割道用于切割；最后，在所述金属层中形成辅助切割条；其中，所述辅助切割条位于所述切割区内并延伸至所述封装区，所述辅助切割条位于所述切割道的部分不连续。可以看出，辅助切割条位于所述切割道的部分不连续。可以看出，本申请实施例改变了切割区中辅助切割条的形状，从而改变切割道上铜的面积，如此，能够有效改善切铜带来的毛刺以及拉扯铜导致分层的现象。另外，由于切割道上铜的面积减小，还可以减小切割道具的磨损，延长切割刀具的使用寿命。本申请实施例还具有不增加生产流程，不增加成本，简单有效等优点。
在一些实施例中，所述方法还包括：在所述金属层中形成线路结构，以形成线路层。
参考图2，可以采用干法刻蚀工艺、湿法刻蚀工艺或化学机械研磨工艺对金属层101进行刻蚀，形成如图6所示的线路结构101b，以形成线路层11。线路层11中的线路结构101b可能不止一个，线路结构101b的形状也可能不止一种，本申请对线路结构的数量和形状不做限制。从图6中可以看出，线路层11的表面上具有多个不同的线路结构101b和多个导电通孔101c。
需要说明的是，对金属层进行刻蚀形成辅助切割条和线路结构之后，剩余的金属层就形成了线路层。也就是说，线路层中至少包括辅助切割条和线路结构。
在一些实施例中，所述线路结构与所述辅助切割条同时形成；或者，在形成所述线路结构之后，形成所述辅助切割条。
在实施过程中，线路结构与辅助切割条的形成可以包括如下两种情况：
第一种情况：刻蚀金属层后，同时形成线路结构和辅助切割条；
第二种情况：首先，刻蚀金属层形成线路结构，然后，刻蚀形成线路结构的金属层，形成辅助切割条。
在一些实施例中，所述基底上包括两层线路层，在形成第一所述线路层之后，所述方法还包括如下步骤S201和步骤S202：
步骤S201，在第一所述线路层上形成第一介质层；
这里，线路层包括辅助切割条和线路结构。以两层线路层为例进行说明，可以通过任意一种合适的沉积工艺（例如为化学气相沉积、物理气相沉积、原子层沉积等），在第一线路层上沉积浸润树脂的玻纤布的介质层的材料，形成第一介质层。
步骤S202，在所述第一介质层上形成第二所述线路层。
这里，首先，可以通过电镀或者沉积工艺在在第一介质层上电镀或者沉积导电材料，形成金属层；然后，刻蚀金属层，形成线路层。
在一些实施例中，在步骤S103“形成所述辅助切割条”之后，所述方法还包括如下步骤S301和步骤S302：
步骤S301，减薄所述辅助切割条；
这里，可以采用干法刻蚀工艺、湿法刻蚀工艺或化学机械研磨工艺刻蚀辅助切割条，以实现减薄辅助切割条。这样，可以减小辅助切割条的厚度，从而减少辅助切割条中的铜含量，进而可以进一步改善切铜带来的毛刺以及拉扯铜导致分层的现象。
步骤S302，在减薄后的所述辅助切割条上填充第二介质层。
这里，在减薄后的辅助切割条上填充第二介质层即是在减薄区域填充第二介质层，第二介质层的材料可以是浸润树脂的玻纤布。在实施时，第二介质层可以通过任意一种合适的沉积工艺（例如为化学气相沉积、物理气相沉积、原子层沉积等）形成。
在实施时，可以在辅助切割条的锯齿等位置一起填充介质层，这样基板的边缘可以为直线，从而方便加工。
需要说明的是，位于同一层的介质层是一起形成的。也就是说，在实施时时，可以先形成第一线路层，之后对第一线路层中的辅助切割条进行减薄，最后，在减薄区域以及第一线路层上形成介质层，这里的介质层包括第一介质层和第二介质层。
本申请实施例提供一种基板的形成方法，下面参考图7至图21对基板的形成方法进行详细说明：
参考图7，提供基底；基底包括双层薄铜载板（Double Thin copper Foil，DTF）100，双层薄铜载板（即基底）100的第一面和第二面均依次包括第一铜箔层10和第二铜箔层12，且第二铜箔层12位于第一铜箔层10表面。在实施时，第一铜箔层10的厚度可以大于第二铜箔层12的厚度，例如，第一铜箔层10的厚度可以是18微米（μm），第二铜箔层12的厚度可以是3μm。
参考图8，在第二铜箔层12的表面覆盖第一干膜，并对第一干膜进行选择性曝光和显影，形成图案化的第一干膜121，并间隔暴露第二铜箔层12的部分区域；在暴露的第二铜箔层12的区域上电镀金属，形成为第一线路层111。
这里，图案化的第一干膜121即为在金属层上形成的预设膜层。
参考图9，在第一线路层111和图案化的第一干膜121上覆盖第二干膜，并对第二干膜进行选择性曝光和显影；形成图案化的第二干膜411，并间隔暴露第一线路层111的部分区域；在暴露的第一线路层111的区域上电镀金属，形成互连层311。
去除图案化的第一干膜121和图案化的第二干膜411，在去除图案化的第一干膜121和图案化的第二干膜411后，形成如图10所示的结构。
参考图11，在暴露出的第二铜箔层12的表面沉积介质材料，形成第一介质层500，在第一介质层500上溅射种子材料，形成如图12所示的第一种子层600；其中，溅射种子材料为钛或铜。
参考图13，在第一种子层600上覆盖第三干膜，并选择性曝光和显影；形成图案化的第三干膜511，并间隔暴露第一种子层600的部分区域；在暴露的第一种子层600的区域上电镀金属，形成第二线路层211，其中，第一线路层111和第二线路层211的形成方法相同。
继续参考图13，在第二线路层211和图案化的第三干膜511上覆盖保护膜700，并将第一铜箔层10与第二铜箔层12分开，以得到两个相同的基板。这里，保护膜可以是保护干膜，保护膜可以在分板的过程中保护线路层。在分板时，采用鱼线从载板一角识别分层位置，通过拉丝线的力度、匀速的、将第一铜箔层10和第二铜箔层12分离，主要控制在于丝线与力度、方向的把控，才能达到板不会翘曲的效果。
继续参考图13，去除图案化的第三干膜511和保护膜700。
参考图14，在暴露的第一种子层600、第二铜箔层12以及第二线路层211表面覆盖第四干膜，并对第四干膜进行选择性曝光和显影，形成图案化的第四干膜611，并间隔暴露第二铜箔层12和第二线路层211部分区域；在暴露的第二铜箔层12和第二线路层211的区域上电镀金属，同时形成导电柱42和导电柱43。
参考图14，去除图案化的第四干膜611后，刻蚀第一种子层600和第二铜箔层12，得到如图15所示的结构；其中，刻蚀后的第一种子层600a的形状和尺寸与第二线路层211的形状和尺寸相同，刻蚀后的第二铜箔层12a的形状和尺寸与第一线路层111的形状和尺寸相同。
参考图16，在第一线路层111和第二线路层211之间填充绝缘材料，形成绝缘层800。其中，绝缘层800的材料可以与第一介质层的材料相同。
参考图17，在绝缘层800上溅射种子材料，形成第二种子层620；其中，溅射种子材料为钛或铜。
参考图18，在第二种子层620上覆盖第五干膜，并对第五干膜进行选择性曝光和显影；形成图案化的第五干膜711，并间隔暴露第二种子层620的部分区域；在暴露的第二种子层620的区域上电镀金属，形成如图19所示的第三线路层410。
参考图19，去除图案化的第五干膜711后，刻蚀第二种子层620，形成如图20所示的刻蚀后的第二种子层621。
参考图21，在第三线路层410上选择性覆盖油墨层900，并表面处理未被油墨层覆盖的区域，形成表面处理层911。在实施时，在最顶层的第三线路层410的空隙中形成油墨层900，其中，油墨层可以是阻焊油墨（Solder Mask，SM）层，阻焊油墨可以将所有不需要焊接的地方覆盖，保护电路，还可以防止焊接时锡连；除此之外，阻焊油墨还具有整平作用。在最顶层的第三线路层410表面处理未被油墨层覆盖的区域形成表面处理层911；其中，采用化学镀镍钯浸金（Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG）、电镀金、镀镍金、化镍浸金或镀锡对最顶层的线路层进行表面处理，可以获得优异、可靠性高的表面。
需要说明的是，图16至图21中没有示出导电柱43与第一线路层111之间的刻蚀后的第二铜箔层12a。实际实施时，导电柱43与第一线路层111之间可以包括刻蚀后的第二铜箔层12a。
本申请实施例提供一种封装结构的形成方法，参考图22，该方法包括如下步骤S2201和步骤S2202：
步骤S2201，提供基板；
其中，所述基板通过以上实施例中的方法形成；
步骤S2202，在所述基板的封装区的表面设置芯片，所述芯片与所述基板电连接。
这里，芯片可以是集成电路芯片，例如是NAND闪存芯片、Nor Flash芯片、动态随机存储器（Dynamic Random Access Memory，DRAM）芯片、静态随机存取存储器（StaticRandom Access Memory，SRAM）芯片、相变存储器（Phase-Change Memory，PCM）芯片、铁电存储器芯片、磁变存储器芯片或者阻变存储器芯片。
在一些实施例中，封装区的尺寸是预先设计好的，一个封装区可以设置1个、2个或者多个芯片，即一个封装结构可以包括1个、2个或者多个芯片。多个芯片在基板封装区表面的设置可以是沿垂直于基板厚度方向进行设置，或者在基板表面上依次设置。
本申请实施例中，可以通过以下步骤得到芯片：
1、在晶圆正面贴膜（Taping），用于保护形成于晶圆表面的电路；
2、晶圆背面研磨（Wafer backgriding），直至合适的厚度；
3、贴片（Mouting），具体为将晶圆贴至划片机上；
4、芯片切单（Die singulation），具体为将晶圆切割成一个个小的die，即得到芯片；
5、目检芯片，剔除外观具有缺陷的芯片。
本申请实施例中，在基板的封装区的表面设置芯片的过程可以包括以下步骤：
1、采用表面贴装技术（Surface Mounted Technology，SMT）进行贴片；
2、倒装芯片贴装（Flipchip Attach）；具体为，芯片蘸助焊剂，进行倒装贴装；
3、回流（Reflow），使得倒装芯片的锡球熔化，与基板焊盘牢牢焊接在一起；
4、去助焊剂（Delete Flux），原因是助焊剂残留会影响后续与塑封料的结合性；
5、光学自动检测（Automatically Optical Inspection，AOI），具体为，利用卤素灯照射基板，对内层线路进行短路、断路残铜的检查；
6、等离子清洗（Plasma）可以有效去除基板表面可能存在的污染物；
7、预烘（Prebake）基板，以便加热后的基板与后续的塑封料更好的结合；
8、塑封（Molding），具体为通过塑封料将基板塑封起来；
9、固化（Cure），使塑封料达到一定的硬度，使倒装芯片锡球熔化，与基板焊盘牢牢焊接在一起；
10、打印（Marking），具体为在基板表面打印生产批次、名称、日期等。
在一些实施例中，封装结构的形成方法还可以包括步骤S2203和步骤S2204，其中：
步骤S2203，沿所述切割道切割所述基板，得到封装单元；
步骤S2204，通过电镀、溅射或喷涂工艺形成覆盖所述封装单元的屏蔽层。
这里，屏蔽层的材料可以是导电橡胶或者导电硅胶，其中，导电橡胶是一种含金属填充物的胶条，具有高导电性、电磁屏蔽、防潮、密封等性能，将玻璃镀银、铝镀银、银等导电微粒均匀地分布在硅橡胶中，通过压力作用使导电微粒接触，以达到良好的导电性；导电硅胶是一种膏状材料，具有良好的抗电解腐蚀能力和屏蔽效能，更适合在长期的热、冷、湿、紫外线、臭氧等恶劣环境中使用。
本申请实施例中，可以通过以下步骤得到合格的、具有屏蔽层的封装单元：
1、采用切割技术（Saw）沿切割道切割基板，得到独立的封装单元；
2、电磁干扰，具体为通过电镀、溅射或喷涂工艺形成覆盖封装单元的屏蔽层；
3、质量控制关卡（QC Gate），具体为对每个封装单元的质量进行检查；
4、最终目检（Finished Visual Inspection，FVI），具体为使用放大镜对基板进行外观检查；
5、测试（Test），具体为通过测试治具对基板进行电路导通检查。
本申请实施例提供一种基板，同时参考图3、图4和图23，该基板包括：基底100；位于所述基底100上的线路层11；所述线路层11包括位于封装区100a内的线路结构101b以及切割结构100d，所述切割结构100d通过沿切割道100c切割辅助切割条101a形成；其中，所述辅助切割条101a位于切割区100b内并延伸至所述封装区100a；所述切割区100b沿所述封装区100a延伸，所述封装区100a及所述切割区100b的相邻处形成切割道100c，所述辅助切割条101a位于所述切割道100c的部分不连续。
本申请实施例中，辅助切割条位于所述切割道的部分不连续，且位于切割区上的辅助切割条为齿状结构。这样，一方面，可以改变在切割道上铜的面积，从而减小切割道具的磨损，延长切割刀具的使用寿命；另一方面，能够有效改善切铜带来的毛刺以及拉扯铜导致分层的问题。
在一些实施例中，参考图23，所述切割结构100d为齿状结构，齿状结构包括凹陷100e。
在一些实施例中，所述齿状结构包括三角形和/或矩形。
在一些实施例中，所述基板还包括：设置于所述线路层上的第一介质层。
在一些实施例中，所述线路层11为多层，参考图23，至少一层所述线路层11具有切割结构100d；其中，多层所述线路层11中的任意两层所述的线路层11的凹陷100e交错设置，或者，对齐设置。在多层线路层中的任两层的线路层的凹陷对齐设置的情况下，可以减少基板的侧面出现毛刺或者分层等问题。
在一些实施例中，所述基板还包括：填充于所述凹陷中的第三介质层。这样基板的边缘可以为直线，从而方便加工。
本申请实施例提供一种封装结构，该封装结构包括：基板，可以通过以上实施例中的方法形成；电路模块，设置在所述基板上；其中，所述电路模块与所述基板电连接。
这里，电路模块包括芯片。
在一些实施例中，所述结构还包括：第四介质层，包裹所述电路模块，并覆盖所述基板表面；屏蔽层，所述屏蔽层包裹所述第四介质层及所述基板侧壁，并与所述线路层露出部分电连接。
本申请实施例中，由于采用提供的基底形成基板，这样，一方面在切割形成单个封装单元的时候可以改善切铜带来的毛刺以及拉扯铜导致分层的问题，从而可以改善屏蔽层的效果；另一方面，可以减小切割道具的磨损，延长切割刀具的使用寿命。
在本申请所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上所述，仅为本申请实施例的一些实施方式，但本申请实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请实施例的保护范围之内。
Claims (10)
1.一种基板的形成方法，其特征在于，所述方法包括：
提供基底；
在所述基底上形成覆盖所述基底表面的至少一层金属层；其中，所述金属层包括封装区和沿所述封装区延伸的切割区，所述封装区及所述切割区的相邻处形成沿水平或垂直方向延伸的切割道，所述切割道用于切割；
在所述金属层中形成辅助切割条；其中，所述辅助切割条位于所述切割区内并延伸至所述封装区，所述辅助切割条位于所述切割道的部分不连续。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述金属层中形成线路结构，以形成线路层。
3.根据权利要求2所述的方法，其特征在于，所述线路结构与所述辅助切割条同时形成；
或者，在形成所述线路结构之后，形成所述辅助切割条。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述金属层中形成辅助切割条，包括：
在所述金属层上形成预设膜层；
对形成所述预设膜层的所述金属层进行刻蚀处理，以形成所述辅助切割条。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述辅助切割条为齿状结构。
6.根据权利要求5所述的方法，其特征在于，所述齿状结构包括三角形和/或矩形。
7.根据权利要求2或3所述的形成方法，其特征在于，所述基底上包括两层线路层，在形成第一所述线路层之后，所述方法还包括：
在第一所述线路层上形成第一介质层；
在所述第一介质层上形成第二所述线路层。
8.根据权利要求1至3任一项所述的形成方法，其特征在于，在形成所述辅助切割条之后，所述方法还包括：
减薄所述辅助切割条；
在减薄后的所述辅助切割条上填充第二介质层。
9.一种封装结构的形成方法，其特征在于，所述方法包括：
提供基板，所述基板通过权利要求1至8任一项所述的方法形成；
在所述基板的封装区的表面设置芯片，所述芯片与所述基板电连接。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
沿所述切割道切割所述基板，得到封装单元；
通过电镀、溅射或喷涂工艺形成覆盖所述封装单元的屏蔽层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310681247.3A CN116454059B (zh) | 2023-06-09 | 2023-06-09 | 基板、封装结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310681247.3A CN116454059B (zh) | 2023-06-09 | 2023-06-09 | 基板、封装结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116454059A CN116454059A (zh) | 2023-07-18 |
| CN116454059B true CN116454059B (zh) | 2023-09-08 |
Family
ID=87127645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310681247.3A Active CN116454059B (zh) | 2023-06-09 | 2023-06-09 | 基板、封装结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116454059B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041236A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2009267061A (ja) * | 2008-04-24 | 2009-11-12 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| CN103928353A (zh) * | 2014-04-14 | 2014-07-16 | 矽力杰半导体技术(杭州)有限公司 | 无外引脚封装构造及其制造方法与导线框架 |
| CN204216021U (zh) * | 2014-09-28 | 2015-03-18 | 南通富士通微电子股份有限公司 | 晶圆级芯片封装结构 |
| CN108133912A (zh) * | 2016-12-01 | 2018-06-08 | Tdk株式会社 | 电子电路封装 |
| CN112397447A (zh) * | 2019-08-16 | 2021-02-23 | 三星电子株式会社 | 半导体晶片及切割半导体晶片的方法 |
| WO2021253573A1 (zh) * | 2020-06-16 | 2021-12-23 | 珠海越亚半导体股份有限公司 | 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板 |
| CN115763435A (zh) * | 2022-11-08 | 2023-03-07 | 北京唯捷创芯精测科技有限责任公司 | 电磁屏蔽的封装单元及方法、基板、电路和电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11143895B2 (en) * | 2019-08-22 | 2021-10-12 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display module |
-
2023
- 2023-06-09 CN CN202310681247.3A patent/CN116454059B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041236A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2009267061A (ja) * | 2008-04-24 | 2009-11-12 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| CN103928353A (zh) * | 2014-04-14 | 2014-07-16 | 矽力杰半导体技术(杭州)有限公司 | 无外引脚封装构造及其制造方法与导线框架 |
| CN204216021U (zh) * | 2014-09-28 | 2015-03-18 | 南通富士通微电子股份有限公司 | 晶圆级芯片封装结构 |
| CN108133912A (zh) * | 2016-12-01 | 2018-06-08 | Tdk株式会社 | 电子电路封装 |
| CN112397447A (zh) * | 2019-08-16 | 2021-02-23 | 三星电子株式会社 | 半导体晶片及切割半导体晶片的方法 |
| WO2021253573A1 (zh) * | 2020-06-16 | 2021-12-23 | 珠海越亚半导体股份有限公司 | 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板 |
| CN115763435A (zh) * | 2022-11-08 | 2023-03-07 | 北京唯捷创芯精测科技有限责任公司 | 电磁屏蔽的封装单元及方法、基板、电路和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116454059A (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI571191B (zh) | 在無核心基體處理中之電解沉積及通孔充填技術 | |
| CN101193502B (zh) | 电路板结构的制作方法 | |
| CN100342526C (zh) | 有电性连接垫金属保护层的半导体封装基板结构及其制法 | |
| US20090071707A1 (en) | Multilayer substrate with interconnection vias and method of manufacturing the same | |
| JP2005064498A (ja) | 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法 | |
| CN101192542A (zh) | 电路板结构及其制造方法 | |
| CN104718802A (zh) | 印刷电路板及其制造方法 | |
| CN112103191B (zh) | 芯片封装结构及其制作方法 | |
| JP2016100599A (ja) | プリント回路基板、その製造方法、及び電子部品モジュール | |
| CN101743635A (zh) | 包括金属核芯衬底的电路组件及其制备工艺 | |
| CN109587928A (zh) | 印刷电路板 | |
| CN1980530A (zh) | 电路板导电凸块结构的制法 | |
| JP2023095979A (ja) | 配線基板及び配線基板の製造方法 | |
| US7910156B2 (en) | Method of making circuitized substrate with selected conductors having solder thereon | |
| CN116454059B (zh) | 基板、封装结构的形成方法 | |
| CN220367915U (zh) | 基板及封装结构 | |
| KR101278426B1 (ko) | 반도체 패키지 기판의 제조방법 | |
| TWI581697B (zh) | Method for manufacturing heat dissipation structure of ceramic substrate | |
| CN202940226U (zh) | 封装基板 | |
| TW201639089A (zh) | 晶片封裝結構的製作方法 | |
| TWI421992B (zh) | 封裝基板及其製法 | |
| JP2003142829A (ja) | 多層配線基板及びその製造方法 | |
| TWI224387B (en) | Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same | |
| CN103731998A (zh) | 制备印刷电路板的方法 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |