CN101743635A - 包括金属核芯衬底的电路组件及其制备工艺 - Google Patents

包括金属核芯衬底的电路组件及其制备工艺 Download PDF

Info

Publication number
CN101743635A
CN101743635A CN200880024704.5A CN200880024704A CN101743635A CN 101743635 A CN101743635 A CN 101743635A CN 200880024704 A CN200880024704 A CN 200880024704A CN 101743635 A CN101743635 A CN 101743635A
Authority
CN
China
Prior art keywords
core
substrate
insulating barrier
cavity
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880024704.5A
Other languages
English (en)
Inventor
K·C·奥尔森
T·W·古德曼
彼得·埃勒纽斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PPG Industries Ohio Inc
PPG Industries Inc
Original Assignee
PPG Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PPG Industries Inc filed Critical PPG Industries Inc
Publication of CN101743635A publication Critical patent/CN101743635A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

用于电子器件封装体的衬底包括：导电核芯，其被成形为限定接纳电子器件的空腔；位于核芯的第一侧上的第一绝缘层；以及与空腔内的表面相邻放置的第一接触件。还提供了制造该衬底的方法。

Description

包括金属核芯衬底的电路组件及其制备工艺
技术领域
本发明涉及电子电路组件，并且更具体地涉及包括半导体器件的电路组件及其制备。
背景技术
按各种尺寸来制备微电子电路封装体。一个封装级包括包含多个微型电路和/或其它元件的半导体芯片。这样的芯片通常由诸如硅等的半导体制成。包含多层衬底的中间封装级(即，“芯片载体”)可以包括多个芯片。同样，这些中间封装级可以附在更大尺度电路卡、母板等上。中间封装级在整个电路组件中用于包括结构支承、从较小尺度电路到较大尺度板的过渡集成和电路元件散热的多种目的。用在传统中间封装级中的衬底包括各种材料，例如，陶瓷、玻璃纤维增强的聚环氧化物和聚酰亚胺。
上述衬底虽然提供了足够刚性以便为电路组件提供结构支承，但是通常具有与附在它们上面的微电子芯片大为不同的热膨胀系数。其结果是，存在重复使用之后由于组件层之间的接合部的失效而引起的电路组件失效的风险。
同样，用在衬底上的电介质材料必须满足若干要求，包括共形性(conformality)、耐燃性和相容热膨胀性。传统电介质材料包括，例如聚酰亚胺、聚环氧化物、酚醛和碳氟化合物。这些聚合物电介质通常具有比相邻层高得多的热膨胀系数。
随着人们越来越努力地将微电子小型化，封装衬底上芯片和其它器件占据的面积和厚度变得越来越小和越来越薄。
期望能提供具有克服了现有技术的缺点的改进热特性和结构特性的电路组件。
发明内容
在第一方面中，本发明提供了一种用于电子器件封装体的衬底，包含：导电核芯，其被成形为限定接纳电子器件的空腔；位于核芯的第一侧上的第一绝缘层；以及与空腔内的表面相邻放置的第一接触件。
在另一方面中，本发明提供了一种制作用于电子器件封装体的衬底的方法，包含：提供导电核芯；改变核芯的形状以限定接纳电子器件的空腔；将第一绝缘层施加到核芯的第一侧上；并且形成与空腔内的表面相邻的第一接触件。
附图说明
图1是按照本发明实施例构造的一个电路组件的平面图。
图2是沿着线2-2获取的图1的电路组件的截面图。
图3是沿着线3-3获取的图1的电路组件的截面图。
图4是按照本发明实施例构造的另一个电路组件的平面图。
图5是沿着线5-5获取的图4的电路组件的截面图。
图6是沿着线6-6获取的图4的电路组件的截面图。
图7、图8和图9是按照本发明的几个实施例构造的其它电路组件的截面图。
图10是按照本发明实施例构造的衬底的平面图。
图11是沿着线11-11获取的图7的衬底的截面图。
图12是根据本发明另一方面的电路组件的截面图。
具体实施方式
在一个方面中，本发明提供了包括安装在衬底上的半导体器件的电路组件，其中衬底包括导电核芯和在导电核芯的第一侧上的第一层绝缘材料。使衬底成形以形成空腔，并且半导体器件的至少一部分位于空腔中。将第一导体和第二导体设置在空腔中。第一导体将半导体器件的第一接触件与核芯电连接，而第二导体与半导体器件的第二接触件电连接，并从第二接触件延伸到空腔的边缘。该组件在机械上是坚固的，并且提供了半导体器件的有效散热。
参照附图，图1是按照本发明的一个实施例构造的一个电路组件10的平面图，而图2和图3是该电路组件10的截面图。该电路组件包括具有核芯20的衬底12，核芯20被成形以形成空腔14，空腔14具有底部16和从底部的周围延伸的侧面18。绝缘材料的第一层和第二层22和24位于核芯的相对侧(或表面)上。核芯20可以是单层或多层结构。使空腔成形以接纳半导体器件26(也称为芯片)。在一个例子中，半导体器件是金属氧化物半导体场效应晶体管(MOSFET)。使导电件(或接触件)28放置为邻近于半导体器件的顶面30并与其电接触。导电件28的端部32和34电连接到衬底上的导体36和38。导电件28的端部32和34与导体36和38之间的电连接可以使用焊接部40和42来实现。类似地，导电件28可以使用焊接部44与半导体器件的顶部电连接。
一个或更多个导电体或接触件(也称为连接焊盘)位于与空腔中的表面(例如，底部或侧壁表面)相邻的位置上。在本例中，连接焊盘46位于第一层绝缘材料22上，并与半导体器件上的接触件48电连接。焊盘46从接触件48延伸到空腔的边缘，并且可能超出边缘，并且通过第一层绝缘材料与核芯电绝缘。焊盘46与接触件48之间的连接可以使用焊接部50形成。在一个例子中，接触件可以是MOSFET的栅极接触件。连接焊盘46提供了用于将另一个器件或电路板连接到该半导体器件的装置。
可以在第一层绝缘材料22中形成一个或更多个开口或盲孔54。可以将导电材料56填入这些通孔中，以形成将半导体器件上的接触件58和60与衬底的核芯电连接的导体。可以使用焊接部62将导电材料56与接触件58和60连接。在一个例子中，接触件58和60可以是MOSFET的源极接触件。在绝缘涂层中设置开口66，以创建可以用于与核芯形成电连接的盲孔。
虽然图1示出了包括MOSFET形式的半导体器件的电路组件，但应该明白，本发明不局限于任何特定类型的电子器件或电路。例如，图1的MOSFET可以被另一种类型的电子器件、逻辑电路、功率放大器等取代。
通过将电子器件安装在空腔内，可以使用基本上位于衬底的顶面64的平面内的连接体来形成到半导体器件的顶部的电和/或热连接。另外，可以形成到器件的顶面和底面两者的热连接，并且可以形成到器件的背面的电连接。这种结构还提供嵌入式互连性。可以用低损耗铜连接来改善信号传播。为了改善解耦，可以将电子器件安装在无源器件附近。该组件与以前的组件相比具有降低了的形状因子。可以缩短电迹线/电线之间的距离。
另外，紧凑的结构提供了改善的热特性，以便有效地移走来自半导体器件的热量。通过将器件放置在空腔中，器件的背面可以位于与封装体的顶面上的连接焊盘相同的平面内，从而提供有助于组件制造的单个焊接平面。
衬底核芯层可以包含各种材料中的任何一种，诸如可以是例如未经处理的或镀锌的钢、铝、金、镍、铜、镁的金属或任何上述金属的合金，以及导电的碳涂敷材料或金属化的不导电材料(例如被溅射的陶瓷或被涂敷的塑料)。更具体地说，衬底可以包含从铜箔、镍铁合金和它们的组合或多层中选择的金属核芯。衬底也可以是由前述金属或其组合中的任何一种组成的穿孔衬底。
在一些实施例中，衬底包含镍铁合金，例如包含大约64重量百分比的铁和36重量百分比的镍的INVAR(位于法国巴黎Rue de Rivoli大街168号的Imphy S.A.公司拥有的商标)。与用于制备芯片的硅材料相比，这种合金具有较低的热膨胀系数。为了防止由于储存或正常使用时的热循环而引起的芯片尺度封装体的相继较大或较小尺度层之间的粘接部失效，这种特性是所期望的。当将镍铁合金用作导电核芯时，可以将一层铜金属施加到导电核芯的所有表面上，以提高导电性。可以通过诸如电镀或金属气相沉积的传统方法来施加该层铜金属。该层铜通常可以具有1到10微米的厚度。
在图1、图2和图3的例子中，半导体器件是安装在衬底的空腔中的MOSFET。MOSFET包括栅极接触件、漏极接触件和两个源极接触件。栅极接触件48可以例如通过焊接与第一焊盘或导电体46电连接。源极接触件58和60可以例如通过焊接经由通孔54中的导电材料与核芯电连接。MOSFET顶部上的漏极接触件可以例如通过焊接与导电件28电连接。
图4是包括核芯78的衬底70的一个可替代实施例的平面图，而图5和图6是它的截面图，核芯78被成形为形成空腔72，空腔72具有底部72和从底部的周围延伸的侧面76。绝缘材料的第一层和第二层80和82位于核芯的相对侧上。衬底可以包括示出为项目84、86、88和90的多个导电体或接触焊盘。可以将接触焊盘(例如，88和90)安装在第一层绝缘材料的表面上或嵌入第一层绝缘材料中，或在通孔中以形成与衬底的核芯层电连接的接触焊盘(例如84和86)。可以选择接触焊盘的布置以容纳至少部分安装在空腔中的各种半导体器件。在图4的例子中，焊盘88和90延伸到空腔的边缘，并且可能超出空腔的边缘，并且提供用于将安装在空腔中的器件与另一个电路连接的装置。在绝缘的顶层中的开口92和94形成盲孔，该盲孔使核芯的部分暴露出来，并且可以包括用于与核芯形成电连接的导电材料。可以在衬底中设置一个或更多个通孔96。这种通孔可以延伸穿过核芯，并且可以例如通过一层电介质材料100来与核芯绝缘。可以将导电材料填入该通孔中，或者可以让一个或更多个导体穿过该通孔，以提供位于核芯相对侧上的元件或电路之间的电连接。
图7、图8和图9是依照本发明实施例构造的其它电路组件的截面图。图7示出了多个电子器件104和106位于衬底110的空腔108中的实施例。并且，衬底包括导电核芯112和位于该核芯相对侧上的第一绝缘层和第二绝缘层114和116。与核芯绝缘的一个或更多个导体(例如导体118和120)可以位于空腔中，并且可以延伸到空腔的边缘和超出空腔的边缘，以提供用于将电子器件与空腔外部的电路电连接的装置。这种电路可以包括在绝缘层114上形成的导体。可以在空腔区中的衬底中形成一个或更多个贯通孔122和/或一个或更多个盲孔124，以提供电子器件与核芯或核芯另一侧上的电路之间的电连接。将导体126和128设置成与电子器件104和106的顶侧形成电连接。将导体126和128设置成与电子器件104和106的顶侧形成电连接。
图8示出了附加核芯层130和附加绝缘材料层132建立在衬底134的底部上的实施例。电路136可以在绝缘层132上形成，并且可选地可以将一个或更多个通孔138和140设置成使核芯130和142相互连接，将电路与一个或更多个核芯连接，将电子器件与一个或更多个核芯连接，或者连接核芯相对侧上的电路。在图8的实施例中，电子器件144通过贯通孔140与层132上的电路136连接。可以将附加导体146设置成将电子器件与层148上的电路连接。
图9示出了附加核芯层150和绝缘层152建立在衬底154的顶部上的实施例。电路156可以在绝缘层152上形成，并且可以将诸如158和160的一个或更多个通孔设置成使各个元件相互连接。例如，可以使核芯154和162相互连接，可以使绝缘层上的电路与一个或更多个核芯连接，可以使电子器件与一个或更多个核芯连接，或者可以使核芯相对侧上的电路相互连接。
在另一个方面中，本发明包括制作电子电路组件的方法。该方法包含：(a)提供导电核芯；(b)改变核芯的形状以形成接纳半导体器件的至少一部分的空腔；(c)将电介质涂层施加到导电核芯的第一表面上；并且(d)在电介质涂层的表面上和电介质涂层中的通孔中形成导电体。在本例中，首先形成金属核芯，然后，接着应用任何必要的预处理、电介质涂层施加、溅射、镀敷图形化等。到核芯的通路可以在金属化和图形化之前或之后创建。电介质涂层可以是共形的涂层。
在一些实施例中，在施加电介质涂层之前，可以将一层金属(例如铜)施加到核芯上，以保证最佳导电性。可以通过传统方法(例如，通过电镀、金属气相沉积技术或无电镀敷)来施加这层金属以及在随后金属化步骤中施加的金属。该层金属的厚度通常可以为1到20微米，优选地为5到10微米。
可以通过化学、机械或激光消融或者使用掩蔽技术来形成导体或接触件，以防止将涂层施加在所选区域上，或者除去电介质涂层的预定图形中的部分，以使导电核芯的部分暴露出来，并且将一层金属施加到电介质涂层的部分上以形成导体和接触件。将至少一个电介质涂层金属化也可以用于形成与电介质涂层的表面相邻的接触件和导体。
可以在核芯材料的单个大板(sheet)中形成多个空腔。图10是包括空腔172和174的核芯材料的板170的平面图。图11是沿着线11-11获取的图10的衬底的截面图。与该板的将形成空腔的部分相邻地形成多个槽或开口，例如176、178、180、182。可以通过冲压或者机械变形或除去衬底的一部分来形成空腔。还可以使用已知的化学轧制(milling)技术来形成空腔。或者，可以通过优先刻蚀所期望位置中的核芯来形成空腔。在另一个例子中，可以使用这些变形技术的任何组合。槽有助于形成/冲孔工艺。槽还限定该板的可抛弃部分184。核芯空腔通过接头(tab)(例如186、188、190和192)与可抛弃部分连接。可以破坏或切断这些接头，以便从可抛弃部分中移走核芯空腔。
在一些实施例中，导电核芯的厚度可以为大约20到400微米，或者更具体地为150到250微米。该核芯可以包括多个孔。这些孔可以具有一致的尺寸和形状。当这些孔是圆形的时，孔的直径可以是大约8密耳(203.2微米)。只要这些孔大到足以在不被阻塞的情况下能容纳在本发明的工艺中施加的所有层，这些孔就可以根据需要而更大或更小。
电介质涂层可以施加到核芯的暴露表面上，以在其上形成共形的涂层。本文所使用的“共形”膜或涂层指的是具有基本均匀的厚度、与包括核芯中的孔内(但是，优选地不堵塞孔)的表面的核芯外形(topography)共形的膜或涂层。电介质涂层的膜厚可以例如在5到50微米之间。出于各种原因，更小的膜厚是期望的。例如，具有较小膜厚的电介质涂层使得能形成较小尺度电路。
用在本发明的工艺中的电介质涂层可以通过包括例如浸涂、气相沉积、电沉积和自泳沉积的任何合适的共形涂敷方法来施加。通过气相沉积施加的电介质涂层的例子包括：聚对二甲苯(包括被取代的和未被取代的聚对二甲苯)；倍半硅氧烷；以及聚苯并环丁烯。通过电沉积施加的电介质涂层的例子包括：阳极和阴极的丙烯酸脂、环氧树脂、聚酯、聚氨酯、聚酰亚胺或油基树脂合成物。
还可以通过电沉积任何可电沉积的光敏合成物来形成电介质涂层。例如，可以通过电沉积包含分散在水介质中的树脂相(resinousphase)的可电沉积的涂层合成物来将电介质涂层施加到核芯上，其中该树脂相含有的共价键卤素的含量至少为基于存在于所述树脂相中的树脂固体的总重量的1重量百分比。可电沉积的电介质涂层合成物和与之相关的方法的例子在通过参考并入于此的美国专利No.6,713,587中有描述。
可以用电泳法将可电沉积的涂层合成物施加到导电衬底(或已经通过金属化将其变成导电的衬底)上。为电沉积而施加的电压可以是变化的，并且可以是例如低至1伏到高至几千伏，但通常在50到500伏之间。电流密度可以在0.5安培每平方英尺到5安培每平方英尺(0.5到5毫安每平方厘米)之间，并且在电沉积期间呈下降趋势，指示在衬底的所有暴露表面上形成绝缘共形膜。
在通过电沉积施加了涂层之后，可以将其固化，通常在1到40分钟的时期内在范围从90℃到300℃的升高温度下热固化，以便在核芯的所有暴露表面之上形成共形的电介质涂层。
还可以使用自泳沉积来施加绝缘层，自泳沉积也称为化学泳沉积(chemiphoresis)。一般说来，自泳沉积是在浸槽(dip tank)中从酸性含水涂层合成物中将有机涂层沉积在金属表面上的涂覆工艺。该工艺包括由于含水合成物的低pH值而从衬底表面受控释放出金属离子，从而使紧邻要被涂覆的衬底的分散在水中的聚合物不稳定。这使聚合物颗粒凝结并使凝结的聚合物沉积到衬底表面上。随着涂层厚度增加，沉积变慢，得到了整体均匀的涂层厚度。
在施加了电介质涂层之后，可以在一个或更多个预定位置上除去电介质涂层，以使衬底表面的一个或更多个部分暴露出来。可以通过各种方法(例如，通过消融技术)除去电介质涂层。这种消融通常使用激光或通过其它传统技术(例如，机械钻孔和化学或等离子体刻蚀技术)来进行。
绝缘层上的电路可以使用金属化工艺来形成。通常将一层金属施加到所有表面上来进行金属化，使得能形成穿过衬底的金属化通孔(即，贯通孔)和/或到核芯但未穿过核芯的金属化通孔(即，盲孔)。在这个金属化步骤中施加的金属可以是前述金属或合金中的任何一种，只要金属或合金具有足够的导电性即可。通常，在上述金属化步骤中施加的金属是铜。可以通过传统电镀、种子电镀、金属气相沉积、或如上所述提供均匀金属层的任何其它方法来施加金属。金属层的厚度通常是大约5到50微米。
为了在金属化步骤之前提高金属层与电介质涂层的粘合性，可以利用离子束、电子束、电晕放电或等离子体轰击来处理所有表面，接着将助粘剂层施加到所有表面上。助粘剂层可以具有范围从50到5000埃的厚度，并且通常是从铬、钛、镍、钴、铯、铁、铝、铜、金、钨和锌、以及它们的合金和氧化物中选择的金属或金属氧化物。
此外，在施加电介质涂层之前，可以针对电介质材料的施加而预处理或者制备核芯表面。例如，在施加电介质之前进行清洗、漂洗、和/或用助粘剂处理可以是合适的。
在金属化之后，可以将光敏层(由“光致抗蚀剂”或“抗蚀剂”合成物形成)施加到金属层上。可选地，在施加光敏层之前，可以清洗和预处理金属化的衬底；例如，用酸性刻蚀剂处理以除去氧化的金属。光敏层可以是正性或负性光敏层。光敏层通常具有大约2到50微米的厚度，并且可以通过光刻处理领域中的技术人员已知的任何方法来施加。可以使用加性或减性处理方法来创建所期望的电路图形。
合适的正性作用光敏树脂包括本领域技术人员已知的那些中的任何一种。这些例子包括二硝基苄基功能聚合物。这样的树脂具有高光敏度。在一个例子中，树脂的光敏层可以是通常通过喷涂施加的包含二硝基苄基功能聚合物的合成物。硝基苄基功能聚合物也是适合的。
光敏层也可以是包含二硝基苄基功能聚氨酯和环氧-胺聚合物的可电沉积的合成物。
负性作用光致抗蚀剂包括液态或干膜型合成物。液态合成物可以通过辊涂(rolling application)技术、帘涂(curtain application)或电沉积来施加。优选地，液态光致抗蚀剂通过电沉积来施加，更优选地通过阳离子型电沉积来施加。可电沉积的合成物包含离子型聚合物材料，该离子型聚合物材料可以是阳离子型的或阴离子型的，并可以从聚酯、聚氨酯、丙烯酸树脂和聚环氧化物中选择。
在施加了光敏层之后，可以在光敏层之上放置具有所期望图形的光掩模，并且使分层的衬底暴露在足够程度的适当光化辐射源下。本文所使用的术语“足够程度的光化辐射”指的是在负性作用抗蚀剂的情况下使辐射暴露区中的单体聚合、或者在正性作用抗蚀剂的情况下使聚合物解聚或使聚合物变得更加可溶解的那种程度的辐射。这导致在辐射暴露区与辐射屏蔽区之间的溶解度不同。
在暴露于辐射源下之后可以除去光掩模，并且使用传统显影液来显影分层的衬底，以除去光敏层的更可溶的部分，并且露出底下金属层的所选区域。然后，可以使用将金属转变成水溶性金属络合物的金属刻蚀剂来刻蚀在这个步骤中露出的金属。可以通过喷水除去可溶性络合物。
光敏层在刻蚀步骤期间保护在它下面的任何金属。然后，可以通过化学剥离工艺除去不受刻蚀剂影响的剩余光敏层，以提供通过如上所述形成的金属化通孔连接的电路图形。
应该明白，在不脱离本发明范围的情况下本发明的任何工艺可以包括一个或更多个附加步骤。同样，如有必要，可以在不脱离本发明范围的情况下改变执行这些步骤的次序。
在制备好衬底上的电路图形之后，可以在一个或更多个随后步骤中附接一个或更多个其它电路元件以形成电路组件。附加元件可以包括通过上述的任何工艺制备的一个或更多个多层电路组件、诸如半导体芯片的较小尺度元件、插入层、较大尺度电路卡或母板以及有源或无源元件。这些元件可以使用传统粘合剂、表面安装技术、引线接合或倒装芯片技术来附接。
虽然附图示出了在衬底单侧中的一个或更多个空腔，但应该明白，空腔可以在衬底的一侧或两侧上形成。上述处理可以用于创建所期望电路以及将芯片和/或其它元件与封装体且最终与可以支承芯片封装体的电路板连接的电连接。在一个例子中，芯片可以与衬底表面上的电路引线接合。
在另一个例子中，芯片可以倒装芯片式地连接到空腔内的电路。在这种情况下，导电体可以沿着空腔的侧壁从衬底的表面通向空腔的底部和/或可以使用提供到衬底相对侧的电连接的通孔来将芯片与衬底底部上的电路连接。
可以使用电介质材料来密封芯片，然后可以引出(route out)电路沟槽，并且在沟槽中形成将封装体上的电路与芯片上的电路连接的导体。然后，可以将这些芯片金属化并完成电连接。芯片也可以倒装芯片式地直接附接到电路板上。也可以使用这些连接技术的任何组合。
正如用在本描述中的那样，除非另有指明，数值参数是可以根据本发明试图获得的所期望特性而变的近似值。因此，每个数值参数至少应该根据所报告有效位的个数和通过应用普通舍入技术、或通过将典型的制造公差考虑进来来解释。
此外，应该明白，本文所述的任何数值范围意图包括包含于其中的所有子范围。例如，“1到10”的范围意图包括在所述最小值1与所述最大值10之间且包括所述最小值1和所述最大值10(即，具有等于或大于1的最小值和等于或小于10的最大值)的所有子范围。
本发明的组件为半导体器件提供了物理保护和电保护，防止器件受到物理损害或电损害。虽然上面的例子示出了在具有均匀核芯厚度的衬底中的空腔，但核芯的厚度无需是均匀的。图12是包括核芯202的衬底200的一个可替代实施例的截面图，核芯202被成形为形成空腔204，空腔204具有底部206和从底部的周围延伸的侧面208。绝缘材料的第一层和第二层210和212位于核芯的相对侧上。衬底可以包括示出为项目214、216、218和220的多个导电体或接触焊盘。可以将接触焊盘(例如214和220)安装在第一层绝缘材料的表面上或嵌入第一层绝缘材料中，或者在通孔中以形成与衬底的核芯层电连接的接触焊盘(例如216和218)。可以选择接触焊盘的布置以容纳至少部分安装在空腔中的各种半导体器件。在图12的例子中，焊盘214和220延伸到空腔的边缘，并且可能超出空腔的边缘，并且提供用于将安装在空腔中的器件与另一个电路连接的装置。在绝缘的顶层中可以包括开口，以形成盲孔，该盲孔使核芯的部分暴露出来并且可以包括用于与核芯形成电连接的导电材料(例如，216和218)。可以在衬底中设置一个或更多个通孔222。这种通孔可以延伸穿过核芯，并且可以通过例如一层电介质材料224与核芯绝缘。可以将导电材料填入该通孔中，或者可以让一个或更多个导体穿过该通孔，以提供位于核芯相对侧上的元件或电路之间的电连接。当用于支承MOSFET时，本发明的电路组件提供了到小形状因子封装体中的硅的背面(漏极)的低电阻电路径。该组件使得能将硅片的有源侧(源极)与空腔的底部连接并将栅极布线到外壳(can)的边缘。本发明的组件还有助于半导体器件的双侧冷却。通过焊接到衬底的硅背面改善了热路径。
虽然通过几个例子对本发明作了描述，但对于本领域技术人员来说，应当明白，可以在不脱离如下列权利要求所述的本发明范围的情况下对所述例子作各种改变。

Claims (21)

1.一种用于电子器件封装体的衬底，包括：
导电核芯，其被成形为限定用于接纳电子器件的空腔；
在所述核芯的第一侧上的第一绝缘层；和
与所述空腔内的表面相邻放置的第一接触件。
2.如权利要求1所述的衬底，其中，所述第一接触件位于所述空腔内的所述第一绝缘层上。
3.如权利要求1所述的衬底，其中，所述第一接触件与所述导电核芯电连接。
4.如权利要求1所述的衬底，其中，所述导电核芯包括如下中的一种或更多种：
未经处理的或镀锌的钢、铝、金、镍、铜、镁或任何上述金属的合金。
5.如权利要求1所述的衬底，其中，所述导电核芯包括：
金属化的不导电材料。
6.如权利要求1所述的衬底，还包括：
在所述核芯的第二侧上的第二绝缘层，其中，所述第一绝缘层和第二绝缘层共形地涂敷所述导电核芯。
7.如权利要求6所述的衬底，其中，所述第一绝缘层和第二绝缘层是使用电沉积而施加到所述导电核芯上的。
8.如权利要求6所述的衬底，还包括：
与所述第一层和第二层中的一个相邻放置的第二核芯。
9.如权利要求1所述的衬底，还包括：
在所述核芯中的开口。
10.如权利要求1所述的衬底，还包括：
位于所述第一绝缘层上的电路层。
11.如权利要求1所述的衬底，还包括：
第一导体，其与所述第一接触件电连接并且延伸到所述空腔的外部的位置。
12.如权利要求1所述的衬底，还包括：
电连接所述第一接触件和所述核芯的通孔。
13.一种制作用于电子器件封装体的衬底的方法，包括如下步骤：
提供导电核芯；
改变所述核芯的形状以限定用于接纳电子器件的空腔；
将第一绝缘层施加到所述核芯的第一侧上；以及
形成与所述空腔内的表面相邻的第一接触件。
14.如权利要求13所述的方法，其中，所述第一接触件位于所述空腔内的所述第一绝缘层上。
15.如权利要求13所述的方法，其中，所述第一接触件与所述导电核芯电连接。
16.如权利要求13所述的方法，其中，所述导电核芯包括如下中的一种或更多种：
未经处理的或镀锌的钢、铝、金、镍、铜、镁或任何上述金属的合金。
17.如权利要求13所述的方法，其中，所述导电核芯包括：
金属化的不导电材料。
18.如权利要求13所述的方法，还包括如下步骤：
将第二绝缘层施加到所述核芯的第二侧上，其中，所述第一绝缘层和第二绝缘层共形地涂覆所述导电核芯。
19.如权利要求18所述的方法，其中，使用电沉积将所述第一绝缘层和第二绝缘层施加到所述导电核芯上。
20.如权利要求13所述的方法，其中，所述核芯是板的一部分，并且所述方法还包括如下步骤：
在所述板中形成与所述核芯的边缘相邻的槽；以及
将所述核芯与所述板分开。
21.如权利要求13所述的方法，其中，使用冲压、轧制和刻蚀工艺中的一种或更多种来改变所述核芯的形状。
CN200880024704.5A 2007-06-11 2008-05-19 包括金属核芯衬底的电路组件及其制备工艺 Pending CN101743635A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/760,887 US20080302564A1 (en) 2007-06-11 2007-06-11 Circuit assembly including a metal core substrate and process for preparing the same
US11/760,887 2007-06-11
PCT/US2008/064083 WO2008154124A1 (en) 2007-06-11 2008-05-19 Circuit assembly including a metal core substrate and process for preparing the same

Publications (1)

Publication Number Publication Date
CN101743635A true CN101743635A (zh) 2010-06-16

Family

ID=39705306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880024704.5A Pending CN101743635A (zh) 2007-06-11 2008-05-19 包括金属核芯衬底的电路组件及其制备工艺

Country Status (7)

Country Link
US (1) US20080302564A1 (zh)
EP (1) EP2162909A1 (zh)
JP (1) JP2010529694A (zh)
KR (1) KR20100025572A (zh)
CN (1) CN101743635A (zh)
TW (1) TW200908823A (zh)
WO (1) WO2008154124A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465163B (zh) * 2012-04-20 2014-12-11 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120016980A (ko) 2010-08-17 2012-02-27 한국전자통신연구원 영상 부호화 방법 및 장치, 그리고 복호화 방법 및 장치
US8598694B2 (en) * 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof
GB2504480A (en) * 2012-07-27 2014-02-05 Johnson Electric Sa Multilayer Security Wrap Film for Protecting Electronic Device.
CN103794515B (zh) * 2012-10-30 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
TWI611740B (zh) * 2015-02-05 2018-01-11 頎邦科技股份有限公司 可撓性基板
US10159152B2 (en) * 2015-12-21 2018-12-18 Intel Corporation Development of the advanced component in cavity technology
KR102460870B1 (ko) * 2017-10-20 2022-10-31 삼성전기주식회사 인쇄회로기판
US11002701B2 (en) * 2018-11-07 2021-05-11 Cameron International Corporation Electrically smart multi-layered coating for condition-base monitoring

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0139029A1 (en) * 1983-10-19 1985-05-02 Olin Corporation Improved semiconductor package
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
JP3982895B2 (ja) * 1997-04-09 2007-09-26 三井化学株式会社 金属ベース半導体回路基板
JP2000012723A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
US6657448B2 (en) * 2000-02-21 2003-12-02 Kabushiki Kaisha Nihon Micronics Electrical connection apparatus
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
JP2002198555A (ja) * 2000-12-26 2002-07-12 Canon Inc 半導体素子搭載用基板及び該基板を使用した半導体デバイス
DE10109936B3 (de) * 2001-02-26 2005-02-24 Infineon Technologies Ag Verfahren und Vorrichtung zum Vereinzeln eines verpackten elektronischen Bauteils und eines dafür geeigneten Systemträgerbandes
US6713587B2 (en) * 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US7000313B2 (en) * 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US7228623B2 (en) * 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7152315B1 (en) * 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
WO2002084750A1 (en) * 2001-04-12 2002-10-24 Matsushita Electric Works, Ltd. Light source device using led, and method of producing same
CN1672475B (zh) * 2002-06-27 2011-11-23 Ppg工业俄亥俄公司 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
US7528421B2 (en) * 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
TW200611385A (en) * 2004-09-29 2006-04-01 Phoenix Prec Technology Corp Carried structure of integrated semiconductor element and method for fabricating the same
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465163B (zh) * 2012-04-20 2014-12-11 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法

Also Published As

Publication number Publication date
WO2008154124A1 (en) 2008-12-18
US20080302564A1 (en) 2008-12-11
KR20100025572A (ko) 2010-03-09
TW200908823A (en) 2009-02-16
EP2162909A1 (en) 2010-03-17
JP2010529694A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
CN101743635A (zh) 包括金属核芯衬底的电路组件及其制备工艺
US9913385B2 (en) Methods of making stackable wiring board having electronic component in dielectric recess
US7269899B2 (en) Method for creating power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
CN100417310C (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
KR101277980B1 (ko) 다층배선기판
CN101743786B (zh) 穿过高密度互连hdi衬底材料上的电介质涂层形成固体盲孔的方法
CN103404243B (zh) 印刷电路板及其制造方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
US9907164B2 (en) Printed circuit board and method for manufacturing the same
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
JP3953122B2 (ja) 回路カード及びその製造方法
CN104869747A (zh) 印刷布线板和印刷布线板的制造方法
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP7379511B2 (ja) 印刷配線板および印刷配線板の製造方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
US20090090548A1 (en) Circuit board and fabrication method thereof
CN1711811A (zh) 多层电路组装件和制备它的方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
EP3890456A1 (en) Component carrier hole cleaning by dry etching with protected insulation layer
CN116997092A (zh) 一种pofv设计的电路板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1141140

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100616

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1141140

Country of ref document: HK