CN1672475B - 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法 - Google Patents

有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1672475B
CN1672475B CN038177765A CN03817776A CN1672475B CN 1672475 B CN1672475 B CN 1672475B CN 038177765 A CN038177765 A CN 038177765A CN 03817776 A CN03817776 A CN 03817776A CN 1672475 B CN1672475 B CN 1672475B
Authority
CN
China
Prior art keywords
circuit board
layer
tab
panel
conducting strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038177765A
Other languages
English (en)
Other versions
CN1672475A (zh
Inventor
阿伦·E.·王
凯文·C.·奥尔森
托马斯·H.·迪斯特凡诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PPG Industries Ohio Inc
PPG Industries Inc
Original Assignee
PPG Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/184,387 external-priority patent/US6951707B2/en
Application filed by PPG Industries Inc filed Critical PPG Industries Inc
Publication of CN1672475A publication Critical patent/CN1672475A/zh
Application granted granted Critical
Publication of CN1672475B publication Critical patent/CN1672475B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

按照本发明的电路板层(2)包括：夹在绝缘顶层(10)与绝缘底层(14)之间的导电片(4)。绝缘顶层(10)，绝缘底层(14)和导电片(4)确定有边缘的电路板层(2)，该边缘包括导电片(4)的边缘(20)。绝缘边缘层(18)基本覆盖导电片(4)的全部边缘(20)。

Description

有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法
背景技术
目前，印刷电路板制作成部分的较大面板。每个印刷电路板可以配置成任何的形状，虽然大多数常用的印刷电路板制成标准尺寸的长方形。当印刷电路板制作完成时，进行切割使它与较大面板分开，通常是借助于机器切割或工艺过程，在印刷电路板周围切割一个沟道。在某些设计中，印刷电路板周围的沟道没有完全地环绕印刷电路板的周边。相反地，在印刷电路板周边围绕的几个位置处，接头片使电路板粘连到较大的面板，直至通过折断接头片使电路板从较大的面板中分离。通常是，印刷电路板中的金属面没有延伸到它被工艺过程切割的边缘。按照这种方式，在印刷电路板的边缘上没有留下暴露的导电金属。
从较大面板上切割印刷电路板的现有方法对于高密度电路板是不理想的，因为印刷电路板的有限尺寸稳定性不允许一个高密度图形对准到较大面板上附近的另一个高密度图形。围绕印刷电路板周边制成的切割线进一步削弱面板材料，加剧一个图形与另一个图形之间的不良对准。
普通印刷电路板上组装的电子系统依靠从集成电路耗散的热量热传导到印刷电路板以去掉该集成电路上的一些热量。在高达每个芯片约2瓦的中等热量范围内，印刷电路板的热传导足以冷却集成电路，无需庞大和昂贵的散热器。然而，在高性能系统中，当系统的密度和集成电路覆盖基片的百分比增大时，印刷电路板的导热路径是不太有效的。在系统密度充分增大的位置上，印刷电路板作为集成电路的散热器是无效的。然而，随着系统密度的增大，需要从集成电路到基片和从基片到周围环境的有效热传导变得更加重要。由于进展到较高的系统密度和较大的集成电路覆盖率，我们需要这样一种装置，它可以冷却基片使基片上的集成电路保持在安全的工作温度下。
除了热传导以外，高性能系统不断地要求低阻抗的功率和接地电压源以高时钟速度运行集成电路。通常是，利用连接到功率和接地面的低阻抗旁路电容器，可以降低功率和接地源的AC阻抗。在普通的印刷电路板上，电容器经延伸通过某个厚度电路板的通孔连接到功率和接地面，从而增大这种接触的阻抗和降低系统的性能。随着转换速度的增大，在旁路电容器与功率和接地面之间低阻抗连接的问题变得更加重要。
所以，本发明的目的是提供有一个或多个印刷电路板层的印刷电路板以克服上述的问题，印刷电路板层有延伸到印刷电路板边缘的导电面，它基本上但没有完全地被绝缘材料覆盖。没有被绝缘材料覆盖的导电层边缘可以是在接头片的边缘上，利用它连接电路板与较大面板上的可任意处理部分(disposable part)，电路板是在制作过程中形成的。在折断接头片并使印刷电路板与较大面板上可任意处理部分分离之后，导电层的暴露边缘变成暴露的。在一个实施例中，接头片终止在印刷电路板周边的凹口内。在另一个实施例中，接头片是从印刷电路板的周边向外延伸。
导电面可以利用金属制成，例如，铜箔，它具有双重目的，一个目的是传导热量离开印刷电路板或印刷电路板层的一个或两个表面上布置的电子元件，另一个目的是给电子元件提供功率或接地。从第二个实施例中印刷电路板边缘向外延伸的接头片可以连接到机械夹具和/或电子夹具，用于提供从印刷电路板到外部连接机械夹具的热量传输路径和/或给印刷电路板的导电层提供电功率。在阅读和理解以下的详细描述之后，本发明的其他目的对于专业人员是显而易见的。
发明内容
本发明是一种电路板，包括：夹在绝缘顶层与绝缘底层之间的导电片。绝缘顶层，绝缘底层和导电片确定有边缘的电路板层，该边缘包含导电片的边缘。绝缘边缘层基本覆盖导电片的全部边缘。
导电片至少可以包含一个通孔。绝缘层可以按照已知的方式，例如敷形涂覆，由导电片上沉积的普通介质材料制成。绝缘顶层和绝缘底层中至少一层可以有形成的电路图形。
绝缘边缘层至少可以包含一个开孔，导电片的部分边缘暴露在其中，从而使电路板层与面板分开。在一个实施例中，边缘的暴露部分可以是在电路板层的周边内。此外，边缘的暴露部分可以是在粘连到电路板层的接头片上，其中接头片延伸进入电路板层的凹口。
绝缘顶层，绝缘底层和导电片确定包括电路板层的面板，电路板层是由接头片连接到面板的可任意处理部分。在电路板层与面板的可任意处理部分分离之前，绝缘边缘层覆盖接头片和电路板层的边缘。接头片在其上面受到折断力之后，电路板层与面板的可任意处理部分分离，而至少部分的接头片仍然粘连到电路板层。
在另一个实施例中，导电片包括从顶层与底层之间向外延伸的接头片。在电路板层与面板的可任意处理部分分开之后，至少接头片的部分边缘是暴露的。该至少部分边缘是在电路板层周边以外。这个实施例中的接头片有上表面和下表面。接头片的上表面和下表面中至少部分的表面可以是暴露的，即，没有被绝缘材料覆盖。
多个电路板层可以叠层在一起以形成多层电路板。多层电路板中一个电路板层的接头片可以偏离多层电路板中另一个电路板层的接头片。电子元件可以连接在一个电路板层的接头片与另一个电路板层的接头片之间。一个电路板层的导电片可以确定多层电路板的接地面，而另一个电路板层的导电片可以确定多层电路板的功率面(powerplane)。
本发明还是一种制成电路板的方法，该方法包括：提供第一导电片和有选择地去掉第一导电片的一个或多个部分以制成有第一电路板的第一面板，借助于从第一电路板边缘延伸到第一面板中可任意处理部分边缘的至少一个接头片，第一电路板连接到第一面板中的可任意处理部分。绝缘涂层加到第一电路板上，使第一电路板的至少每个边缘被绝缘涂层覆盖。按照这样的方式使第一电路板与可任意处理部分分开，其中至少部分的接头片仍然粘连到第一电路板，而这部分接头片包括第一电路板中导电片的暴露边缘。
绝缘涂层可以按照这样的方式加到第一电路板，使至少一个接头片的至少每个边缘被绝缘涂层覆盖。该至少部分的接头片可以终止在第一电路板周边内和周边外两者之一。
该方法还可以包括：提供第二导电片和有选择地去掉第二导电片的一个或多个部分以制成有第二电路板的第二面板，借助于从第二电路板边缘延伸到第二面板中可任意处理部分边缘的至少一个接头片，第二电路板连接到第二面板中的可任意处理部分。绝缘涂层加到第二电路板，使第二电路板的至少每个边缘被绝缘涂层覆盖。然后，把第一电路板和第二电路板叠层在一起，按照这样的方式使第二电路板与第二面板中的可任意处理部分分开，其中至少部分的接头片仍然粘连到第二电路板，而该至少部分接头片包括第二电路板中导电片的暴露边缘。
该至少部分的每个接头片可以终止在对应电路板的周边内或周边外。当第一电路板与第二电路板叠层在一起时，第一电路板中该至少一个接头片偏离第二电路板中该至少一个接头片。电子元件可以电路连接在第一电路板中该至少一个接头片与第二电路板中该至少一个接头片之间。
附图说明
图1是按照本发明印刷电路板层的局部剖视图，它有绝缘材料围绕的多孔导电面；
图2是图1所示类型印刷电路板层的局部剖视图，包含向外表面上形成的电路图形；
图3和4是按照本发明一个实施例有不同电路板层的面板平面图；
图5是图3和4所示的面板与其电路板层对准层叠在一起的平面图；
图6是接头片的孤立平面图，图3和4中面板利用接头片连接其电路板层到面板中的可任意处理部分；
图7是在加上折断力引起折断之后图6所示接头片的孤立平面图；
图8是沿图7中直线VIII-VIII切割的剖面图；
图9和10是按照本发明另一个实施例包含印刷电路板层的面板平面图；
图11是图9和10所示的面板与电路板层对准层叠在一起的平面图；
图12是从其各自面板中可任意处理部分分离的图11所示叠层印刷电路板层的平面图；
图13是沿图12中直线VIII-VIII切割的剖面图；和
图14是图12所示分离的叠层电路板层的平面图，其中某些接头片连接到安装夹具和某些接头片连接到电路夹具。
具体实施方式
参照图1，印刷电路板层2包含导电片或导电箔4。导电片4可以由铜箔，铁镍合金，或其组合制成。导电片4可以是图1所示的多孔片或可以是实心片。理想的是，导电片4有与硅材料相同的热膨胀系数，集成电路通常是由硅材料制成，为的是防止用于粘连集成电路或封装集成电路(未画出)到印刷电路板层2的粘连结点失效。所述多孔导电片4的意思是有多个等距离间隔通孔6的网格片。
电绝缘涂层8形成在导电片4的周围。这个涂层8可以按照熟知的任意方式，例如敷形涂覆形成在导电片4的周围。更具体地说，涂层8形成覆盖导电片4上表面12的绝缘顶层10，覆盖导电片4下表面16的绝缘底层14，和覆盖导电片4边缘20的绝缘边缘层18。若导电片4涂敷涂层8，则每个通孔6的内表面也涂敷涂层8。因此，导电片4中没有一个部分不被涂层8覆盖。
参照图2和继续参照图1，按照上述方式制成的印刷电路板层2可以在顶层10的向外表面和/或底层14的向外表面上有常规方法形成的导电图形。具体地说，利用一个或多个光刻技术和一个或多个金属化技术，导电图形可以形成在顶层10的向外表面和/或底层14的向外表面上。这种导电图形可以包含未电镀的通孔6-1，电镀的盲通孔6-2，和/或电镀的通孔6-3。有关制成印刷电路板层2和制成导电图形，包括顶层10和/或底层14上一个或多个各种类型通孔6的附加细节，可以在2002年6月27日申请的美国专利申请序列号10/184,387中找到，其标题为“Process For Creating Vias For Circuit Assemblies”，该申请转让给与本申请相同的受让人，全文合并在此供参考。
现在描述制备面板形式的一个或多个印刷电路板层2以及组装多个印刷电路板层以形成多层印刷电路板组合件。
参照图3，按照本发明第一个实施例，一个或多个第一印刷电路板(PCB)层30制作成部分的面板32。每个第一PCB层30被面板32中的可任意处理部分34包围。按照本发明，每个第一PCB层30借助于一个或多个接头片36连接到面板32中的可任意处理部分34。
现在描述制备图3所示形式面板32的总体步骤。首先，提供面板32尺寸的第一导电片，如导电片4。这个导电片可以是实心导电片或多孔导电片，它与应用有关。其次，利用图形蚀刻或机械切割或工艺过程，在导电片中形成切割线或缝隙38，用于确定面板32中每个第一PCB层30的周边。这些缝隙38被接头片36中断，接头片36在处理期间夹持每个第一PCB层30与可任意处理部分34。
其次，电绝缘涂层8按照这样的方式沉积到导电片形成面板32上，与每个第一PCB层30相关导电片的上表面，下表面和边缘被电绝缘涂层覆盖，这些部分在形成缝隙38时是暴露的。若导电片是多孔导电片，则电绝缘涂层还覆盖每个通孔的内表面。此外，在缝隙38形成时确定的每个接头片36的上表面，下表面和边缘也被电绝缘涂层覆盖。还可以利用电绝缘涂层覆盖形成缝隙38时确定的可任意处理部分34的上表面，下表面和边缘。然而，这是不需要。通常是，所有的边缘，表面，如果有通孔，以及面板32上导电片的每个通孔内表面，都被电绝缘涂层覆盖。
其次，以上美国专利申请中描述的熟知光刻处理技术和金属化技术，合并在此供参考，用于确定与每个第一PCB层30相关的部分导电片上沉积电绝缘涂层的一个或两个暴露表面上的电路图形40。
若每个第一PCB层30是在电路图形40形成之后准备使用，通过加折断力到连接每个第一PCB层30与可任意处理部分34的接头片，则每个第一PCB层30可以从面板32中分离。然而，如果需要，一个或多个附加的电绝缘涂层(未画出)和电路图形(未画出)可以形成在电路图形40上，利用常规方法使各层电路图形按照所需方式互连。此后，通过加折断力到连接每个第一PCB层30与可任意处理部分34的每个接头片，每个第一PCB层30可以从面板32中分离。
或者，面板32中每个第一PCB层30可以叠层到图4所示的面板44中第二PCB层42。面板44包括一个或多个第二PCB层42，借助于面板44的导电片中形成缝隙50时确定的接头片48连接到面板44中的可任意处理部分46，它与上述在面板32中形成缝隙38时连接的方式相同。
电绝缘涂层按照这样的方式沉积到形成面板44的导电片上，使与每个第二PCB层42相关的导电片上表面，下表面和边缘被电绝缘涂层覆盖，这些部分在形成缝隙50时是暴露的。若导电片是多孔导电片，则电绝缘涂层还覆盖每个通孔的内表面。此外，在形成缝隙50时确定的每个接头片48的上表面，下表面和边缘也被电绝缘涂层覆盖。利用电绝缘涂层还可以覆盖在形成缝隙50时确定的可任意处理部分46的上表面，下表面和边缘。然而，这是不需要。通常是，所有的边缘，表面，如果有通孔，以及面板44上导电片的每个通孔内表面，都被电绝缘涂层覆盖。
每个第二PCB层42在与每个第二PCB层42相关的部分导电片上沉积电绝缘涂层的一个或两个暴露表面上有电路图形52。如果需要，每个第二PCB层42可以包括在电路图形52上形成的一个或多个附加电绝缘涂层和电路图形，其中利用常规方法使各层电路图形按照所需方式互连。
参照图5，并继续参照图3和4，面板32和44可以按照已知的方式叠层在一起，其中每个第一PCB层30放置成与对应的第二PCB层42对准以形成多层PCB组合件60。可以利用本领域中熟知的技术，在每个电路图形40与对应的电路图形52之间形成一个或多个电连接。为了使描述简单化，此处不描述电路图形40与对应的电路图形52之间形成这些一个或多个电连接。
如图5所示，在面板32与44叠层在一起时，面板32的接头片36没有重叠面板44的接头片48。按照这种方式，形成每个多层PCB组合件60的PCB层30和42可以互相独立地分别从它们各自的可任意处理部分34和46中分离。然而，如果需要，在面板32与44叠层在一起时，一个或多个接头片36和48可以互相对准。
参照图6和7，并继续参照图3-5，现在相对于面板32中典型接头片36描述每个接头片36和48。然而，应当理解，面板44中的每个接头片48类似于面板32中的每个接头片36，所以，以下对典型接头片36的描述适用于每个接头片48。
如图6所示，典型接头片36是在第一PCB层30与可任意处理部分34之间延伸。为了便于折断，典型接头片36包含沿其长度方向的断面收缩62，也称之为Charpy缺口。这种断面收缩62能使典型接头片36在确定的位置折断，从而使典型接头片36分割成第一部分64和第二部分66，第一部分64仍然粘连到第一PCB层30，而第二部分66仍然粘连到可任意处理部分34。
典型接头片36相对两侧上缝隙38的末端确定第一PCB层30周边70内的凹口68。在此处的描述中，第一PCB层30的周边70包括第一PCB层30的外边缘72和横跨每个凹口68外边缘72的虚拟延伸部分74。如图所示，每个接头片36的断面收缩62是在第一PCB层30的周边70内。因此，当典型接头片36分割成第一部分64和第二部分66时，每个第一部分64的远端76终止在凹口68内。
参照图8，并继续参照全部以上的附图，由于第一PCB层30和典型接头片36包括导电片78，如图1中的导电片4，它涂敷电绝缘涂层80，如图1中的涂层8，折断的典型接头片36暴露导电片78边缘和围绕电绝缘涂层80的小部分82。由于仅仅典型接头片36中第一部分64的远端76包括暴露的小部分82导电片78，导电片78的几乎全部边缘被电绝缘涂层80覆盖，具体地说，电绝缘涂层80的绝缘边缘层。因此，可以避免与电绝缘涂层80绝缘边缘层覆盖的导电片78边缘的非故意电接触。
第一PCB层30和第二PCB层42的导电片可用于从其一个或两个表面上布置的电子元件上散去热量。此外，每个多层PCB组合件60中PCB层30和42的导电片可用于提供电源和接地给多层PCB组合件60的向外表面上布置的电子元件。这是通过连接多层PCB组合件60上布置的每个集成电路电源引线到PCB层30和42的导电片以及连接每个集成电路的接地引线到其他PCB层30和42中导电片完成的。于是，每个PCB层30和42的导电片可以利用合适的夹具装置经小部分82暴露的导电片边缘连接到外部电源的功率端和接地端中合适的一端，该边缘暴露在一个或多个接头片36的第一部分64。
参照图9，按照本发明第二个实施例，第一PCB层90的制作类似于以上结合图3讨论的第一PCB层30。然而，在这第二个实施例中，一个或多个接头片92是从第一PCB层90的周边94向外延伸并连接它到还包括第一PCB层90和接头片92面板98中的可任意处理部分96。按照分别类似于PCB层30和42以及接头片36和48的方式，第一PCB层90和接头片92可以由导电片制成，该导电片的上表面，下表面和边缘涂敷电绝缘涂层。然而，在这第二个实施例中，从一个或多个接头片92中可以省略电绝缘涂层，或可以在沉积之后从一个或多个接头片92中去掉电绝缘涂层。一个或多个接头片92可以各自包括安装孔100，它用于连接接头片92到安装硬件或外部电路，例如，电源。
利用专业人员熟知的光刻处理技术或金属化技术，电路图形101可以形成在第一PCB层90的一个或两个暴露面上。一旦第一PCB层90在其一个或两个暴露面上有形成的电路图形101，则第一PCB层90和每个接头片92可以从面板98中分离，特别是可任意处理部分96，实际也是这样利用的。然而，如果需要，在电路图形101上可以形成一个或多个附加的电绝缘涂层和电路图形，利用常规的过程按照所需的方式使各层电路图形互相连接。此后，第一PCB层90和每个接头片92可以从面板98中分离。
参照图10和11，如果需要，面板98可以按照已知的方式与面板106叠层，其中第一PCB层90与面板106的第二PCB层102对准以形成图11-13所示的多层PCB组合件104。第二PCB层102是包括接头片108和可任意处理部分110的部分面板106。一个或多个接头片108各自可以包括安装孔112，用于连接接头片108到合适的机械硬件或电路。按照分别类似于PCB层30和42以及接头片36和48的方式，第二PCB层102和接头片108可以利用涂敷电绝缘涂层的导电片制成。然而，在这个第二实施例中，从每个接头片108中可以省略电绝缘涂层或在沉积之后从每个108中去掉电绝缘涂层。
利用专业人员熟知的光刻处理技术或金属化技术，电路图形114可以形成在第二PCB层102的一个或两个表面上。一旦第一PCB层90和第二PCB层102对准叠层，可以利用专业人员熟知的合适技术，在电路图形101与电路图形114之间形成一个或多个电路连接。
参照图12，并继续参照图11，其次，折断力可以加到每个接头片92和108用于分离第一PCB层90和第二PCB层102与可任意处理部分96和110，因此，分离多层PCB层104。为了便于加折断力到每个接头片92和108，接头片92和108可以互相不重叠地放置在第一PCB层90和第二PCB层102上。如图所示，所有的每个接头片92和所有的每个接头片108仍分别与第一PCB层90和第二PCB层102保持连接。为此目的，加到每个接头片92和每个接头片108的折断力使它们分别与可任意处理部分96和110分离。为了能使每个接头片92和108与可任意处理部分96和110清晰地断开，在每个接头片92和108与可任意处理部分96和110的边界上可以形成断开线或分割线，从而削弱它们之间的机械连接。利用有合适形状尖端冲头的机械冲床，使折断力加到接头片上，特别是加到分割线上，因此，合适的折断力就可以加到每个接头片92和108。
参照图13，并继续参照图11和12，在合适的时间，一个或多个电子元件120，例如，封装的集成电路，未封装的倒装式集成电路，电阻器，电容器，和/或电感器，可以按照熟知的方式连接到多层PCB组合件104的电路图形101和/或电路图形114的合适点。此外，如图14所示，一个或多个接头片92和/或108可以连接到安装夹具122或电子夹具，例如，电源124。由于每个接头片92是与第一PCB层90相关的部分导电片130，以及由于每个接头片108是与第二PCB层102相关的部分导电片132，连接一个或多个接头片92到电源124的一个终端和连接一个或多个接头片108到电源124的另一个终端，从而加偏置电压到导电片130和132。按照这种方式提供电功率给导电片130和132就简化电功率提供给每个电子元件，例如，连接到多层PCB组合件104的一个或两个向外表面上的电子元件120。
此外，在相邻一对接头片92与108之间可以连接其他的电子元件，例如，一个或多个电容器134。在相邻一对接头片92与108之间包含一个或多个电容器134减小需要把滤波电容器安装到层PCB组合件104的一个或两个向外表面上以便给那里布置的电子元件提供电滤波。
类似于典型接头片36的远端，每个接头片92的远端136和每个接头片108的远端137分别包括导电片130和132的暴露边缘。此外，可以暴露与相邻对接头片92和108相关的导电片130和132的全部或部分上表面和/或下表面，为的是便于连接电子元件，例如，它们之间连接的电容器134。
可以看出，本发明提供有一个或多个印刷电路板层的印刷电路板，每个电路板层有延伸到印刷电路边缘的导电面，它基本上但不完全地被绝缘材料覆盖。绝缘材料没有覆盖的导电层边缘放置在接头片的边缘，利用它连接电路板到较大面板中的可任意处理部分，该印刷电路板是在制作期间形成的。在折断接头片并从面板的可任意处理部分中分离印刷电路板之后，导电层的暴露边缘变成暴露的。
每个电路板层的导电层可以有双重目的，一个目的是传导热量离开印刷电路板或印刷电路板层的一个或两个表面上布置的电子元件，另一个目的是给电子元件提供功率或接地。
本发明的描述是参照优选的实施例。在阅读和理解以上的详细描述之后，各种改动和变化是显而易见的。例如，多层PCB组合件60描述成是由PCB层30和42叠层在一起形成的。然而，多层PCB组合件可以由三个PCB层或更多个PCB层叠层在一起形成并按照所需的方式进行电路连接。此外，电子元件，例如，电容器134，描述成连接到多层PCB组合件104中相邻PCB层的接头片92和108。然而，电子元件可以连接在多层PCB组合件中相邻或非相邻PCB层的接头片之间，该多层PCB组合件有三个PCB层或更多个PCB层。我们的想法是，本发明应当包括所有这些改动和变化，因为它们都是在所附权利要求书或其相当内容的范围内。

Claims (15)

1.一种电路板，包括：
导电片，夹在敷形绝缘顶层与敷形绝缘底层之间，其中所述绝缘顶层、所述绝缘底层和所述导电片确定有边缘的电路板层，该边缘包含所述导电片的边缘；和
敷形绝缘边缘层，基本覆盖所述导电片的所述边缘的全部，其中所述导电片包含伸延进所述电路板层中的至少一个凹口中的至少一个接头片，且其中所述导电片的在所述电路板层的周边内的所述接头片的边缘的部分被暴露出来。
2.按照权利要求1的电路板，其中所述导电片至少包含一个穿过它的通孔。
3.按照权利要求1的电路板，其中所述绝缘顶层和所述绝缘底层中的至少一层有形成于其上的电路图形。
4.按照权利要求1的电路板，其中所述边缘的所述部分的暴露是从面板中分开所述电路板层而引起的。
5.按照权利要求1的电路板，其中：
所述绝缘顶层、所述绝缘底层和所述导电片确定一个面板，该面板包含由所述接头片连接到所述面板中的丢弃部分的所述电路板层；
所述绝缘边缘层覆盖所述接头片和所述电路板层的边缘；并且
所述接头片的折断是由折断力引起的，在折断处所述电路板层与所述面板的丢弃部分分开，而至少部分的所述接头片仍然粘连到所述电路板层。
6.按照权利要求1的电路板，其中：
所述接头片有上表面和下表面；并且
所述接头片的所述上表面和所述下表面中的至少之一的至少一部分是被暴露的。
7.按照权利要求1的电路板，其中多个电路板层被叠层在一起以形成多层电路板。
8.按照权利要求7的电路板，其中所述多层电路板中的一个电路板层的接头片偏离所述多层电路板中的另一个电路板层的接头片。
9.按照权利要求8的电路板，还包括：连接在所述一个电路板层的接头片与所述另一个电路板层的接头片之间的电子元件。
10.按照权利要求7的电路板，其中：
一个电路板层的导电片确定功率面；并且
另一个电路板层的导电片确定接地面。
11.按照权利要求1的电路板，其中：
所述导电片还包括面板；
所述接头片连接所述电路板层与所述面板；并且
所述接头片的折断是基于它连接所述面板处的折断力，在折断处所述电路板层和所述接头片与所述面板分开。
12.一种制成电路板的方法，包括以下步骤：
(a)提供第一导电片；
(b)有选择地去掉所述第一导电片的一个或多个部分，以形成有第一电路板的第一面板，借助于从所述第一电路板的边缘延伸到所述第一面板的丢弃部分的边缘的至少一个接头片，使所述第一电路板连接到所述第一面板的所述丢弃部分；
(c)加敷形绝缘涂层到所述第一电路板以使所述第一电路板的至少每个边缘被该绝缘涂层覆盖；
(d)按照如下方式分开所述第一电路板与所述丢弃部分：使至少部分的所述接头片仍然连接到所述第一电路板，并包含所述第一电路板的所述导电片的暴露的边缘，而其中所述至少部分的所述接头片终止在所述第一电路板的周边内；
(e)提供第二导电片；
(f)有选择地去掉所述第二导电片的一个或多个部分，以形成有第二电路板的第二面板，借助于从所述第二电路板的边缘延伸到所述第二面板的丢弃部分的边缘的至少一个接头片，使所述第二电路板连接到所述第二面板的所述丢弃部分；
(g)加绝缘涂层到所述第二电路板以使所述第二电路板的至少每个边缘被该绝缘涂层覆盖；
(h)把所述第一电路板与所述第二电路板叠层在一起；和
(i)按照如下方式分开所述第二电路板与所述第二面板的所述丢弃部分：使至少部分的所述接头片仍然连接到所述第二电路板，并包含所述第二电路板的所述导电片的暴露的边缘，而其中所述至少部分的所述接头片终止在第二电路板的周边的内部或外部之一上。
13.按照权利要求12的方法，其中步骤(c)还包括：加所述绝缘涂层到所述第一电路板，使所述至少一个接头片的至少每个边缘被所述绝缘涂层覆盖。
14.按照权利要求12的方法，其中所述第一电路板中的所述至少一个接头片偏离所述第二电路板中的所述至少一个接头片。
15.按照权利要求14的方法，还包括步骤：将电子元件电连接在所述第一电路板中的所述至少一个接头片与所述第二电路板中的所述至少一个接头片之间。
CN038177765A 2002-06-27 2003-06-27 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法 Expired - Fee Related CN1672475B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/184,387 US6951707B2 (en) 2001-03-08 2002-06-27 Process for creating vias for circuit assemblies
US10/184,387 2002-06-27
US10/227,768 2002-08-26
US10/227,768 US6844504B2 (en) 2002-06-27 2002-08-26 Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
PCT/US2003/020361 WO2004004432A1 (en) 2002-06-27 2003-06-27 Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof

Publications (2)

Publication Number Publication Date
CN1672475A CN1672475A (zh) 2005-09-21
CN1672475B true CN1672475B (zh) 2011-11-23

Family

ID=30002681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038177765A Expired - Fee Related CN1672475B (zh) 2002-06-27 2003-06-27 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法

Country Status (6)

Country Link
US (4) US7002081B2 (zh)
EP (1) EP1520454B1 (zh)
JP (2) JP2005531160A (zh)
CN (1) CN1672475B (zh)
AU (1) AU2003248743A1 (zh)
WO (1) WO2004004432A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
EP1520454B1 (en) * 2002-06-27 2012-01-25 PPG Industries Ohio, Inc. Single or multi-layer printed circuit board with extended breakaway tabs and method of manufacture thereof
FR2913173B1 (fr) * 2007-02-22 2009-05-15 Airbus France Sa Carte electronique et aeronef la comportant
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
KR20090056077A (ko) * 2007-11-29 2009-06-03 엘지전자 주식회사 인쇄회로기판과 그 제조방법 및 인쇄회로기판 제조용 패널
CN101528008B (zh) * 2008-03-03 2012-05-23 欣兴电子股份有限公司 线路板及其制造方法
BR112012028672A2 (pt) * 2010-05-11 2017-12-05 Polybrite Int Inc substituição de lâmpadas incandescentes por led de alta intensidade
CN102545789A (zh) * 2010-12-31 2012-07-04 同方威视技术股份有限公司 用于弱信号的前置放大器
JP5763962B2 (ja) * 2011-04-19 2015-08-12 日本特殊陶業株式会社 セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
CN102905463B (zh) * 2011-07-27 2015-03-04 深圳市亿铖希科技有限公司 可嫁接移植的pcb板结构及其嫁接方法
KR20150013634A (ko) * 2012-05-30 2015-02-05 후루카와 덴키 고교 가부시키가이샤 메탈 코어 기판, 메탈 코어 기판의 제조방법, 및 이들에 이용되는 코어판
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
EP3247906B1 (en) * 2015-01-08 2020-06-17 SEKO S.p.A. Peristaltic pump, in particular dosing pump
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
EP0264105A2 (en) * 1986-10-17 1988-04-20 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB264105A (en) * 1926-10-02 1927-01-13 Krupp Fried Grusonwerk Ag Improvements in or relating to bearings for the journals of shafts and rollers
US3451793A (en) * 1966-02-12 1969-06-24 Toko Inc Magnetic thin film wire with multiple laminated film coating
US3445806A (en) * 1968-01-03 1969-05-20 Marine Acoustical Services Inc Apparatus for providing a diver with directional perception
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4001101A (en) * 1969-07-10 1977-01-04 Ppg Industries, Inc. Electrodeposition of epoxy compositions
FR2041471A5 (en) 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3663389A (en) * 1970-04-17 1972-05-16 American Cyanamid Co Method of electrodepositing novel coating
US3984299A (en) * 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3962165A (en) * 1971-06-29 1976-06-08 Ppg Industries, Inc. Quaternary ammonium salt-containing resin compositions
US3738835A (en) * 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) * 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3947339A (en) * 1971-12-01 1976-03-30 Ppg Industries, Inc. Method of electrodepositing primary amine group-containing cationic resins
US3749657A (en) * 1972-01-04 1973-07-31 Ppg Industries Inc Treatment of electrodeposition rinse water
US3793278A (en) * 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3928157A (en) * 1972-05-15 1975-12-23 Shinto Paint Co Ltd Cathodic treatment of chromium-plated surfaces
US3975345A (en) * 1972-06-23 1976-08-17 General Electric Company Polyamideimides and method for making
US3833436A (en) * 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
DE2707405B2 (de) 1976-07-19 1982-09-16 Vianova Kunstharz AG, 8402 Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
BE857754A (fr) * 1976-08-18 1978-02-13 Celanese Polymer Special Co Composition de resine pour revetements, notamment par electrodeposition cathodique
DE2711425A1 (de) * 1977-03-16 1978-09-21 Basf Ag Lackbindemittel fuer die kathodische elektrotauchlackierung
US4343885A (en) * 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) * 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
SE435343B (sv) * 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
US4405763A (en) 1978-12-11 1983-09-20 Shell Oil Company Thermosetting resinous binder compositions, their preparation, and use as coating materials
ES486439A1 (es) * 1978-12-11 1980-06-16 Shell Int Research Un procedimiento para la preparacion de un revestimiento in-soluble e infusible sobre una superficie
US4250616A (en) * 1979-03-23 1981-02-17 Methode Electronics, Inc. Method of producing multilayer backplane
US4295183A (en) * 1979-06-29 1981-10-13 International Business Machines Corporation Thin film metal package for LSI chips
US4378264A (en) * 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
JPS57111034A (en) * 1980-12-10 1982-07-10 Hitachi Ltd Semiconductor device and its manufacture
FR2507379A1 (fr) * 1981-06-05 1982-12-10 Europ Composants Electron Bloc de condensateurs en serie et multiplicateur de tension utilisant un tel bloc de condensateurs
US4419467A (en) * 1981-09-14 1983-12-06 Ppg Industries, Inc. Process for the preparation of cationic resins, aqueous, dispersions, thereof, and electrodeposition using the aqueous dispersions
JPS58108229A (ja) * 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
US4495229A (en) * 1982-06-08 1985-01-22 Chemische Werke Huls A.G. One-component, heat-curing polyurethane-coatings, stable in storage
US4435559A (en) * 1982-08-18 1984-03-06 Ppg Industries, Inc. β-Hydroxy urethane low temperature curing agents
US5250164A (en) * 1982-08-18 1993-10-05 Ppg Industries, Inc. Beta-hydroxy urethane low temperature curing agents
JPS59133232A (ja) 1983-01-21 1984-07-31 Hitachi Ltd ポリイミドのエツチング方法
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
US4601916A (en) * 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) * 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
JPS63100798A (ja) * 1986-10-17 1988-05-02 株式会社日立製作所 多層プリント基板の製造方法
JPS63253694A (ja) * 1987-04-10 1988-10-20 株式会社日立製作所 多層プリント基板の製造方法
DE3785732T2 (de) 1986-11-28 1993-10-21 Nippon Paint Co Ltd Dispersion aus kationischen Mikrogelpartikeln und Beschichtungszusammensetzung davon.
US5200461A (en) 1987-01-07 1993-04-06 Nippon Paint Co., Ltd. Anionic microgel particle dispersion and a coating composition therefrom
JPH0287590A (ja) 1988-09-22 1990-03-28 Shindo Denshi Kogyo Kk フイルム回路基板の貫通穴形成方法
US5073840A (en) * 1988-10-06 1991-12-17 Microlithics Corporation Circuit board with coated metal support structure and method for making same
US4916260A (en) * 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5242713A (en) * 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
DE3906143A1 (de) * 1989-02-28 1990-09-06 Basf Lacke & Farben Hitzehaertbares ueberzugsmittel fuer die kathodische elektrotauchlackierung
JPH02241089A (ja) * 1989-03-15 1990-09-25 Fujitsu Ltd 銅板内蔵多層プリント基板の製造方法
EP0433720A3 (en) * 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5096556A (en) * 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH0680883B2 (ja) * 1990-07-12 1994-10-12 日本アビオニクス株式会社 メタルコアプリント配線板の外形加工方法
JPH04355990A (ja) * 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
KR940007461B1 (ko) * 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5242780A (en) * 1991-10-18 1993-09-07 Industrial Technology Research Institute Electrophoretic positive working photosensitive composition comprising as the photosensitive ingredient an aliphatic polyester having o-quinone diazide on the side chain and end groups
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5227008A (en) * 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
JP2554542Y2 (ja) * 1992-02-17 1997-11-17 台灣杜邦股▲ふん▼有限公司 プリント回路基板
GB2265021B (en) * 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05320313A (ja) 1992-05-27 1993-12-03 Murata Mfg Co Ltd 電子部品封止用樹脂組成物
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
JPH06268378A (ja) 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
US5600035A (en) * 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5587890A (en) * 1994-08-08 1996-12-24 Cooper Industries, Inc. Vehicle electric power distribution system
WO1996022597A1 (fr) * 1995-01-17 1996-07-25 Nippon Steel Chemical Co., Ltd. Stratifie
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
JPH08288660A (ja) * 1995-04-12 1996-11-01 Nippon Avionics Co Ltd 多層メタルコアプリント配線板
JPH08307053A (ja) * 1995-04-28 1996-11-22 Matsushita Electric Works Ltd 金属コアプリント配線板の製造方法
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5831218A (en) * 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US5798638A (en) * 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP3244024B2 (ja) * 1997-06-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JPH1121359A (ja) 1997-06-30 1999-01-26 Process Lab Micron:Kk ポリエステル系フィルムの化学エッチング方法
JPH1171501A (ja) 1997-08-29 1999-03-16 Hitachi Chem Co Ltd エポキシ樹脂組成物及びそれを用いた硬化物
JP3339387B2 (ja) 1997-11-07 2002-10-28 日立電線株式会社 Ｔａｂ用テープの製造方法
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
US6066512A (en) * 1998-01-12 2000-05-23 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
US6314639B1 (en) * 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
KR100556240B1 (ko) * 1998-07-28 2006-03-03 세이코 엡슨 가부시키가이샤 반도체 장치 제조방법
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6165338A (en) * 1998-12-21 2000-12-26 Basf Corporation Cathodic electrocoat having a carbamate functional resin
US6177357B1 (en) * 1999-04-30 2001-01-23 3M Innovative Properties Company Method for making flexible circuits
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
JP2001305750A (ja) 2000-04-18 2001-11-02 Toray Eng Co Ltd ポリイミドフィルムのエッチング方法
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
US6721187B2 (en) * 2001-03-16 2004-04-13 International Business Machines Corporation Multi-layered high density connections
EP1520454B1 (en) * 2002-06-27 2012-01-25 PPG Industries Ohio, Inc. Single or multi-layer printed circuit board with extended breakaway tabs and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
EP0264105A2 (en) * 1986-10-17 1988-04-20 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kenneth Mason Publications Ltd..Decoupling Capacitor Attachment Method.Research Disclosure 319.1990,(319),第880页.
Kenneth Mason Publications Ltd..Decoupling Capacitor Attachment Method.Research Disclosure 319.1990,(319),第880页. *

Also Published As

Publication number Publication date
US7159308B2 (en) 2007-01-09
AU2003248743A1 (en) 2004-01-19
US20050006138A1 (en) 2005-01-13
US20060075633A1 (en) 2006-04-13
WO2004004432A1 (en) 2004-01-08
US7002081B2 (en) 2006-02-21
JP2007266624A (ja) 2007-10-11
JP2005531160A (ja) 2005-10-13
US7679001B2 (en) 2010-03-16
US20070111561A1 (en) 2007-05-17
CN1672475A (zh) 2005-09-21
EP1520454A1 (en) 2005-04-06
US20060005995A1 (en) 2006-01-12
EP1520454B1 (en) 2012-01-25
JP4943236B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
KR100711334B1 (ko) 회로 기판
JP4943236B2 (ja) パネルを含む回路基板およびその製造方法
RU2556274C2 (ru) Электронное устройство, способ его изготовления и печатная плата, содержащая электронное устройство
EP3148298B1 (en) Manufacturing method of printing circuit board with micro-radiators
EP2009966A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
CN100417310C (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
CN100571491C (zh) 具有改进的通路设计的单层或多层印刷电路板
JP2003515920A (ja) 改良された導伝性高分子材料及びその製造方法
WO2007146546A2 (en) Single or multi-layer printed circuit board with improved edge via design
JP4687205B2 (ja) 電子部品
JPH05191002A (ja) 多層回路板
US20080017305A1 (en) Method for fabricating multi-layered printed circuit board without via holes
TWI827178B (zh) 內埋元件電路板及其製造方法
JP3846586B2 (ja) 多層セラミック基板の放熱構造
CN1434465A (zh) 表面黏着型可复式过电流保护元件及制造方法
TW200409576A (en) Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
JPH0341711A (ja) 積層型電子部品
JPH1174104A (ja) 多連ネットワークチップ部品及びその製造方法
JPS6179218A (ja) 多層複合電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1081380

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: PPG industrial coatings (Suzhou) Co., Ltd.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000290

Denomination of invention: Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof

Granted publication date: 20111123

License type: Common License

Open date: 20050921

Record date: 20120504

EE01 Entry into force of recordation of patent licensing contract

Assignee: PPG Ind Ohio Inc.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000336

Denomination of invention: Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof

Granted publication date: 20111123

License type: Common License

Open date: 20050921

Record date: 20120521

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1081380

Country of ref document: HK

EC01 Cancellation of recordation of patent licensing contract

Assignee: PPG industrial coatings (Suzhou) Co., Ltd.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000290

Date of cancellation: 20140616

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20150627

EXPY Termination of patent right or utility model
EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: PPG Ind Ohio Inc.

Assignor: PPG Industries, Inc.

Contract record no.: 2012990000336

Date of cancellation: 20170320