JP3846586B2 - 多層セラミック基板の放熱構造 - Google Patents
多層セラミック基板の放熱構造 Download PDFInfo
- Publication number
- JP3846586B2 JP3846586B2 JP2003002841A JP2003002841A JP3846586B2 JP 3846586 B2 JP3846586 B2 JP 3846586B2 JP 2003002841 A JP2003002841 A JP 2003002841A JP 2003002841 A JP2003002841 A JP 2003002841A JP 3846586 B2 JP3846586 B2 JP 3846586B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic substrate
- heat dissipation
- layer
- dissipation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
この発明は、電子部品を実装して電子回路を構成するための回路基板として使用される低温焼成多層セラミック基板の放熱構造に関するものである。
【０００２】
【従来の技術】
従来の低温焼成多層セラミック基板の放熱構造は、半導体素子の放熱のため、サーマルビアを設けていたが、焼成工程で生じるセラミックの収縮量とサーマルビアに使用する導体の収縮量が異なるため、サーマルビアが低温焼成多層セラミック基板の表面層より突き出すために半導体素子の実装ができず、基板表面にキャビティを設けてペースト材を埋め込んで半導体素子を実装する方式で低温焼成多層セラミック基板の放熱構造を維持していた。（例えば、特許文献１）
また、一方で低温焼成多層セラミック基板の放熱能力を高めるために、半導体素子直下にヒートシンク用サーマルビアを複数配置し、基板の表面には熱伝導用の表面導体層を形成して放熱能力を向上させる方式で低温焼成多層セラミック基板の放熱構造を形成していた。（例えば、特許文献２）
【０００３】
【特許文献１】
特開平６−２１１０８号公報（第１−２頁、第１図）
【特許文献２】
特開平９−１５３６７９号公報（第１−３頁、第１図）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の低温焼成多層セラミック基板の放熱構造では、サーマルビアの突き出しが問題になることから、低温焼成多層セラミック基板内にキャビティを形成してペースト材を埋め込む方式により対処していたが、一般にペースト材の熱伝導率が悪く、ペーストそのものの温度上昇値が大きくなるという問題がある。
【０００５】
さらに、低温焼成多層セラミック基板の表面に熱伝導用の表面導体層を形成する放熱構造では、サーマルビアの突き出しによる表面導体層の凹凸が生じ、半導体素子を表面導体層に密着して実装するのが困難であり、半導体素子実装に使用する接着材に段差が生じて、前記接着材の温度上昇を招くという問題がある。
【０００６】
この発明は、上記のような問題点を解決するためになされたもので、低温焼成多層セラミック基板の放熱構造において、サーマルビアの突き出し量を所定の精度内に抑制することで低温焼成多層セラミックへの半導体素子実装を容易にでき、放熱性の維持向上を図ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明は、上記目的を達成するために、半導体素子が実装された低温焼成多層セラミック基板の放熱構造において、絶縁部材からなる内層絶縁層と、前記内層絶縁層内に導電性部材からなるサーマルビアを形成した内部伝熱層が順次積層されてなるものであって、前記内部伝熱層に形成されたサーマルビアは所望の積層数を越えて同一位置に重ならないようにシフトして配置され、前記サーマルビアをシフトした層間には全面に渡り導電性部材からなる導体層を積層して一括形成したものである。
【０００８】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施例について図を参照しながら詳細に説明する。
図１は、本発明の実施の形態１を示す斜視図であり、図２は、図１に示したものの断面図である。図１、図２において、低温焼成多層セラミック基板１には半導体素子２が実装され、ボンディングワイヤ３を介して電気的に接合されている。また、サーマルビア４の高さが低温焼成多層セラミック基板１の積層数を所望の積層数以上にならないように上下各サーマルビア４はシフトして配置されており、各々のサーマルビア４は全面導体層５との積層により接合されている。
【０００９】
上記のように構成された低温焼成多層セラミック基板の放熱構造においては、サーマルビア４が、半導体素子２が実装される低温焼成多層セラミック基板１の上面から底面まで連続して配置されないため、低温焼成多層セラミック基板１とサーマルビア４の焼成工程において生じる収縮量の差により、サーマルビアの突き出しを連続して配置された場合と比較して、サーマルビアの突き出し量を低減することができるので半導体素子２を容易に実装することが可能となる。
【００１０】
また、サーマルビアの突出量はサーマルビアを形成した内部伝熱層の積層数によって異なる。これは焼成工程で生じるセラミックの収縮量とサーマルビアに使用する導体の収縮量が異なり、サーマルビアに使用する導体の収縮量がセラミックの収縮量より小さいためで、焼成工程においてサーマルビアが低温焼成多層セラミック基板の表面層より突出する。この結果、過去のデータより積層数が５層を越えた場合のサーマルビア突出量は、２５μm以上となり半導体素子の実装ができなくなる。よって、半導体素子の実装を容易とするためには、連続するサーマルビアを形成した内部伝熱の積層数は４層以下とすることが好ましい。
【００１１】
このように、連続するサーマルビアを所望の積層数を超過しないように配置するとともに、サーマルビアを形成した内部伝熱層間には全面導体層を積層して層間のサーマルビアを接合させることにより、低温焼成多層セラミック基板１内の放熱能力を確保することが可能となる。
【００１２】
【発明の効果】
以上のように本発明によれば、連続するサーマルビアを所望の積層数を超過しないように配置することでサーマルビアの突き出しを抑制でき、半導体素子の実装を密着性良く実装することが可能となる。
【００１３】
また、サーマルビアを形成した内部伝熱層の層間には、全面導体層を積層して層間のサーマルビアを接合させることにより熱的に経路ができるため放熱能力を確保することができ、低温焼成セラミック基板の放熱構造が達成される。
【００１４】
【図面の簡単な説明】
【図１】 この発明による低温焼成多層セラミック基板の放熱構造の実施の形態１を示す斜視図である。
【図２】 この発明による低温焼成多層セラミック基板の放熱構造の実施の形態１を示す断面図である。
【符号の説明】
１ 低温焼成多層セラミック基板
２ 半導体素子
３ ボンディングワイヤ
４ サーマルビア
５ 全面導体層
Claims (1)
- 半導体素子が上面に実装された多層セラミック基板の放熱構造において、
上層から下層までの各層間で相互にずれなく形成され、上記半導体素子の実装される上面直下における同一層内に複数配列されたサーマルビアを有し、積層数が４層以下の複数層から成る第１の多層セラミック基板と、
上層から下層までの各層間で相互にずれなく形成され、上記半導体素子の実装される上面直下における同一層内に複数配列されたサーマルビアを有し、積層数が４層以下の複数層から成る第２の多層セラミック基板とを備え、
上記第１、第２の多層セラミック基板は、導体層を挟んで、上記半導体素子の実装される上面からの上記サーマルビアの突出量が２５μｍ以上にならないように、上記第１の多層セラミック基板のサーマルビアと上記第２の多層セラミック基板のサーマルビアとが同一位置に重ならないように相互にずれた状態で積層された後、一括して低温焼成された、
ことを特徴とする多層セラミック基板の放熱構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002841A JP3846586B2 (ja) | 2003-01-09 | 2003-01-09 | 多層セラミック基板の放熱構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002841A JP3846586B2 (ja) | 2003-01-09 | 2003-01-09 | 多層セラミック基板の放熱構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214582A JP2004214582A (ja) | 2004-07-29 |
| JP3846586B2 true JP3846586B2 (ja) | 2006-11-15 |
Family
ID=32820465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003002841A Expired - Lifetime JP3846586B2 (ja) | 2003-01-09 | 2003-01-09 | 多層セラミック基板の放熱構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3846586B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041241A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
| JP4583123B2 (ja) * | 2004-09-28 | 2010-11-17 | 京セラ株式会社 | 高周波モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065385A (ja) * | 1996-08-21 | 1998-03-06 | Mitsubishi Electric Corp | 基板ケース構造体 |
| JPH11212673A (ja) * | 1998-01-28 | 1999-08-06 | Toshiba Corp | 冷却装置および冷却装置を有する携帯形情報機器 |
-
2003
- 2003-01-09 JP JP2003002841A patent/JP3846586B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004214582A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808788B2 (en) | Multi-layer electrically isolated thermal conduction structure for a circuit board assembly | |
| US8811019B2 (en) | Electronic device, method for producing the same, and printed circuit board comprising electronic device | |
| TWI377692B (en) | Ceramic substrate for a light emitting diode where the substrate incorporates esd protection | |
| JP5668627B2 (ja) | 回路モジュール | |
| JP5510554B2 (ja) | 積層型インダクタ素子およびその製造方法 | |
| TWI555174B (zh) | 功率模組 | |
| US20080017402A1 (en) | Substrate module with high thermal conductivity and its fabrication method of same | |
| US20210143103A1 (en) | Power module and method for manufacturing power module | |
| CN1672475B (zh) | 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法 | |
| JP7124795B2 (ja) | 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法 | |
| JP3846586B2 (ja) | 多層セラミック基板の放熱構造 | |
| JPH10261744A (ja) | 半導体装置及びその製造方法 | |
| JP4507986B2 (ja) | 部品内蔵モジュールの製造方法 | |
| JP3783493B2 (ja) | 積層セラミック基板及びこれを用いたパワーモジュール用基板 | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP4486553B2 (ja) | キャパシタ内蔵両面実装回路基板を有する電子装置 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| US11388811B1 (en) | Heat-dissipating substrate structure with built-in conductive circuits | |
| JP2004281578A (ja) | プリント配線板とその製造方法および集積回路装置 | |
| JP2017152495A (ja) | 基板内層用チップ抵抗器および部品内蔵型回路基板 | |
| JP3362234B2 (ja) | 電子部品およびその製造方法 | |
| WO2012073400A1 (ja) | 抵抗内蔵基板およびこの基板を備える電流検出モジュール | |
| JP2023536196A (ja) | 電子回路モジュール | |
| JP2023060634A (ja) | 放熱基板およびその製造方法 | |
| JP6301645B2 (ja) | 多数個取り配線基板、配線基板および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060815 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3846586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |