JP2023536196A - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
JP2023536196A
JP2023536196A JP2023507430A JP2023507430A JP2023536196A JP 2023536196 A JP2023536196 A JP 2023536196A JP 2023507430 A JP2023507430 A JP 2023507430A JP 2023507430 A JP2023507430 A JP 2023507430A JP 2023536196 A JP2023536196 A JP 2023536196A
Authority
JP
Japan
Prior art keywords
power semiconductor
sic power
circuit carrier
substrate layer
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023507430A
Other languages
English (en)
Inventor
フェルスター クリスティアン
ホモス ヤン
ゾンターク トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2023536196A publication Critical patent/JP2023536196A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8084—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明は、電気伝導及び／又は熱伝導のために、電気的な伝導構造体及び／又は熱的な伝導構造体を有する、構造化された無機基板層（２２）から成る多層ＬＴＣＣ回路担体（２０）と、ＬＴＣＣ回路担体（２０）の第１の面（２０．１）及び／又は反対側の第２の面（２０．２）に配置されている少なくとも１つの電子部品（５）と、少なくとも１つのＳｉＣパワー半導体（７）とを有する電子回路モジュール（１）に関する。少なくとも１つのＳｉＣパワー半導体（７）は、多層ＬＴＣＣ回路担体（２０）に埋め込まれており、少なくとも３つの面が、多層ＬＴＣＣ回路担体（２０）によって取り囲まれており、ＳｉＣパワー半導体（７）の接続コンタクトは、ＬＴＣＣ回路担体（２０）の電気的な伝導構造体及び／又は熱的な伝導構造体と接触接続されている。

Description

本発明は、独立請求項１の上位概念に記載の電子回路モジュールに基づく。また、本発明の対象は、このような電子回路モジュール用の多層ＬＴＣＣ回路担体を製造する方法でもある。
従来技術から、パワーモジュールが公知であり、ここでは、炭化ケイ素パワー半導体（ＳｉＣパワー半導体）がＭＯＳＦＥＴパワースイッチとして構成されており、最初に銀焼結によってＡＭＢ基板（AMB: Active Metal Brazed）に取り付けられる。ここでは銀焼結は、３００℃未満の低い焼結温度を伴う特別なＡＶＴプロセス（AVT: Aufbau- und Verbindungstechnik）である。次いで、ＳｉＣパワー半導体上には同様に、銀焼結によって小型はんだプレートが焼結される。このような小型はんだプレート上に同様にはんだが被着され、次いでこれは、多層のＬＴＣＣ多層基板の面とのはんだ付けに用いられる。即ち、ＳｉＣパワー半導体がＡＭＢ基板上に焼結された後に、ＬＴＣＣ多層基板の接続を含めて、さらに４つのプロセスステップが続く。
発明の開示
独立請求項１の特徴を有する電子回路モジュールは、少なくとも１つの炭化ケイ素パワー半導体（ＳｉＣパワー半導体）が、既にＬＴＣＣ回路担体の製造時に、ＬＴＣＣ回路担体に埋め込まれる又は集積されるという利点を有する。ＳｉＣパワー半導体をＬＴＣＣ回路担体に埋め込むことによって、少なくとも１つのＳｉＣパワー半導体の接触接続がＬＴＣＣ回路担体の内部において実現され、これによって外部の影響に対して保護される。これによって、ＳｉＣパワー半導体の接続コンタクトを、ＳｉＣパワー半導体の前面及び／又は後面において、より容易かつ格段に低コストに形成することができる。さらに、ＳｉＣパワー半導体の空間的ポジショニングを、格段に正確に実行することができる。構造変形例に応じて、半導体は、ＬＴＣＣ回路担体の下面若しくは上面と正確に面一に終端しており、又は、ＬＴＣＣ回路担体の内部に完全に埋め込まれている。下又は上への所定の突出部も可能である。９００℃の高い焼結温度によって、ＬＴＣＣ回路担体内の電気的な接続及び／又は熱的な接続は、比較的低い温度で実現されるはんだ付け接続及び／又は銀焼結接続よりも広い温度耐性を有する。ＬＴＣＣ回路担体及び少なくとも１つのＳｉＣパワー半導体は、セラミック材料から形成されているので、これらはほぼ同等の膨張係数を有する。これによって、少なくとも１つのＳｉＣパワー半導体の上述の集積が、直に、ＬＴＣＣ回路担体の製造プロセスにおいて実現可能となる。これによって、相応に大きい節約電位を伴う、金属製の機能端子及び後続のプロセスチェーンの最適な調整が可能になる。
本発明の実施形態は、電気伝導及び／又は熱伝導のために、電気的な伝導構造体及び／又は熱的な伝導構造体を有する、構造化された無機基板層から成る多層ＬＴＣＣ回路担体と、ＬＴＣＣ回路担体の第１の面及び／又は反対側の第２の面に配置されている少なくとも１つの電子部品と、少なくとも１つのＳｉＣパワー半導体とを有する電子回路モジュールを提供する。ここでは、少なくとも１つのＳｉＣパワー半導体は、多層ＬＴＣＣ回路担体に埋め込まれており、少なくとも３つの面が、多層ＬＴＣＣ回路担体によって取り囲まれており、ＳｉＣパワー半導体の接続コンタクトは、ＬＴＣＣ回路担体の電気的な伝導構造体及び／又は熱的な伝導構造体と接触接続されている。
さらに、このような電子回路モジュール用の多層ＬＴＣＣ回路担体を製造する方法が提案される。ここでは、電気的な伝導構造体及び／又は熱的な伝導構造体を有する少なくとも１つの生基板層に、対応するＳｉＣパワー半導体用の少なくとも１つの切欠きが導入され、複数の生基板層が積層され、少なくとも１つのＳｉＣパワー半導体が少なくとも１つの切欠きに挿入される。ＳｉＣパワー半導体を備える生基板積層体は、圧力及び温度下でラミネートされる。ラミネートされた生基板積層体は、圧力支援された焼結プロセスにおいて、埋め込まれたＳｉＣパワー半導体を備える多層ＬＴＣＣ回路担体へと収縮され、ここではＳｉＣパワー半導体の接続コンタクトは、圧力支援された焼結プロセスによって電気的な伝導構造体及び／又は熱的な伝導構造体を備える生基板層から生成される無機基板層の電気的な伝導構造体及び／又は熱的な伝導構造体と、圧力支援された焼結プロセスによって接触接続される。
従属請求項に記載した措置及び発展形態によって、独立請求項１に記載した電子回路モジュールと、独立請求項１２に記載した、このような電子回路モジュール用の多層回路担体を製造する方法との有利な改良が可能となる。
特に有利には、少なくとも１つのＳｉＣパワー半導体の第１の面が、多層ＬＴＣＣ回路担体の第１の面に向けられているものとしてよく、少なくとも１つのＳｉＣパワー半導体の第２の面が、多層ＬＴＣＣ回路担体の第２の面に向けられているものとしてよい。したがって、少なくとも１つのＳｉＣパワー半導体の第１の面は、少なくとも１つのＳｉＣパワー半導体の上面に相当し、少なくとも１つのＳｉＣパワー半導体の第２の面は、少なくとも１つのＳｉＣパワー半導体の後面に相当し得る。同様に、多層ＬＴＣＣ回路担体の第１の面は、多層ＬＴＣＣ回路担体の上面に相当し、多層ＬＴＣＣ回路担体の第２の面は、多層ＬＴＣＣ回路担体の下面に相当し得る。
電子回路モジュールの有利な構成においては、少なくとも１つのＳｉＣパワー半導体が、少なくとも１つの無機基板層に導入されている対応する切欠きを占有するものとしてよい。これによって、少なくとも１つのＳｉＣパワー半導体は、自身の上面においても自身の下面においても容易に、電気的に及び／又は熱的に、相応する電気的に伝導性の輪郭及び／又は熱的に伝導性の輪郭と接触接続可能であり、これらの輪郭は、少なくとも１つのＳｉＣパワー半導体の直上に配置されている基板層の下面に、又は、少なくとも１つのＳｉＣパワー半導体の直下に配置されている基板層の上面に形成されている。
電子回路モジュールの他の有利な構成においては、少なくとも１つのＳｉＣパワー半導体の第１の面又は第２の面における少なくとも１つの接続コンタクトが、ビアを介して、多層ＬＴＣＣ回路担体の第１の面又は第２の面に配置されている接続コンタクトと電気的に接続可能であり、又は、多層ＬＴＣＣ回路担体の第１の面又は第２の面に配置されている電子部品と電気的に接続可能である。即ち、少なくとも１つのＳｉＣパワー半導体は、ビアを介して、たとえば、論理回路として構成されている電子部品と電気的に接触接続可能であり、及び／又は、別個の部品として構成されている電子部品と電気的に接触接続可能であり、これらの電子部品は、ＬＴＣＣ回路担体の上面又は下面に配置されている。ここでは、別個の部品は、たとえば、オーム抵抗、電気コイル又は電気的なコンデンサであるものとしてよい。
電子回路モジュールの他の有利な構成においては、高電流導体路を、多層ＬＴＣＣ回路担体内に埋め込み、少なくとも１つの第１のビアを介して、多層回路担体の第１の面又は第２の面における対応する接続コンタクトと電気的に接続することができる。さらに高電流導体路を、少なくとも１つの第２のビアを介して、少なくとも１つのＳｉＣパワー半導体の第１の面又は第２の面における対応する接続コンタクトと電気的に接続することができる。選択的に、高電流導体路を、コンタクト面を介して、面状に、少なくとも１つのＳｉＣパワー半導体の第１の面又は第２の面における対応する接続コンタクトと電気的に接続することができる。高電流導体路によって、ＬＴＣＣ回路担体の内部で２０Ａを大幅に上回る大電流も転送可能である。これによって、本発明に係る回路担体の実施形態を、車両又は定置の設備において、集積されたロジックを備える電気的なパワー出力段のために使用することが可能になる。
電子回路モジュールの他の有利な構成においては、第１の面又は上面は、多層ＬＴＣＣ回路担体の第１の面又は上面と面一に終端し得る。選択的に、少なくとも１つのＳｉＣパワー半導体の第２の面又は後面は、多層ＬＴＣＣ回路担体の第２の面又は後面と面一に終端し得る。これによって、少なくとも１つのＳｉＣパワー半導体と、外部の構造グループ又は装置との容易な電気的な接触接続及び／又は熱的な接触接続が可能になる。したがって、たとえば制御装置又は電気負荷、たとえば電気モータは、少なくとも１つのＳｉＣパワー半導体の相応の接続コンタクトと直接的に接触接続され得る。付加的に、冷却装置、たとえば冷却体が、伝熱が良好であるが電気絶縁性の絶縁層を介して、少なくとも１つのＳｉＣパワー半導体の相応の接続コンタクトと接触接続され得る。
電子回路モジュールの他の有利な構成においては、少なくとも１つのＳｉＣパワー半導体の第１の面若しくは上面又は第２の面若しくは後面における接続コンタクトが、面状に、熱的かつ電気的に伝導性の挿入部分又は熱的かつ電気的に伝導性の印刷された厚層構造体と接触接続されるものとしてよい。この場合には、挿入部分又は印刷された厚層構造体が、多層ＬＴＣＣ回路担体の第１の面若しくは上面又は第２の面若しくは後面と面一に終端し得る。これによって、少なくとも１つのＳｉＣパワー半導体と、外部の構造グループ又は装置との面状の電気的及び／又は熱的な接触接続が可能になる。
選択的に、少なくとも１つのＳｉＣパワー半導体は、４つの面全てにおいて、多層ＬＴＣＣ回路担体によって取り囲まれているものとしてよい。これは、少なくとも１つのＳｉＣパワー半導体が完全にＬＴＣＣ回路担体に集積されていることを意味する。
電子回路モジュールの他の有利な構成においては、少なくとも１つのＳｉＣパワー半導体が、たとえば、ＭＯＳＦＥＴパワースイッチとして形成されるものとしてよい。
方法の有利な構成においては、生基板層の積層の前に、少なくとも１つの別の切欠きを少なくとも１つの生基板層に導入することができ、この生基板層に、積層の間又は積層の後に少なくとも１つのビア及び／又は少なくとも１つの高電流導体路及び／又は少なくとも１つの熱的かつ電気的に伝導性の挿入部分を、付加的な電気的な伝導構造体として挿入することができる、及び／又は、少なくとも１つの熱的かつ電気的に伝導性の厚層構造体を、付加的な電気的な伝導構造体として印刷することができる。これによって、生基板層の上面又は後面に形成された電気的に伝導性の伝導構造体及び／又は熱的に伝導性の伝導構造体は相互に接触接続可能になり、又は、ＬＴＣＣ回路担体の第１の面若しくは上面又は第２の面若しくは後面における接続コンタクトと接触接続可能になる。
方法の他の有利な構成においては、圧力支援された焼結プロセスによって、生基板層が厚さにおいて収縮され得る。これによって、生成された基板層は、生基板層よりも薄くなる。さらに、複数の生基板層のうちの少なくとも１つの生基板層に導入される切欠きの高さを、ＳｉＣパワー半導体よりも高く構成することができ、この場合には、少なくとも１つの収縮した基板層における収縮した切欠きの高さが、ＳｉＣパワー半導体の高さに相当し、少なくとも１つのＳｉＣパワー半導体が、対応する収縮した切欠きを占有するように、少なくとも１つの生基板層における切欠きの高さを選択することができる。これによって、ＬＴＣＣ回路担体の基板層が、少なくとも１つのＳｉＣパワー半導体にぴったり合うように収縮する。ここでは、電気的に伝導性の伝導構造体及び／又は熱的に伝導性の伝導構造体並びに導体路及びビアは、少なくとも１つのＳｉＣパワー半導体上に設けられている接続コンタクトと接触するので、少なくとも１つのＳｉＣパワー半導体の接続コンタクトとの、電気的に伝導性の伝導構造体及び／又は熱的に伝導性の伝導構造体並びに導体路及びビアの焼結も生じ、オームコンタクトとの安定した電気的な接続が生じる。
本発明の実施例を図面に示し、後続の説明においてより詳細に説明する。図面において、同一の参照符号は、同一又は類似の機能を実行するコンポーネント又は要素を表している。
様々な時点での本発明に係る電子回路モジュール用の、多層ＬＴＣＣ回路担体を製造する、本発明に係る方法の間のＬＴＣＣ回路担体の一実施例の一部分の概略的断面図である。 本発明に係る電子回路モジュールの第１の実施例の概略的断面図である。 本発明に係る電子回路モジュールの第２の実施例の概略的断面図である。 本発明に係る電子回路モジュールの第３の実施例の概略的断面図である。 本発明に係る電子回路モジュールの第４の実施例の概略的断面図である。
発明の実施形態
図２乃至図４に示された、本発明に係る電子回路モジュール１，１Ａ，１Ｂ，１Ｃ，１Ｄ用の多層ＬＴＣＣ回路担体２０を製造する、本発明に係る方法においては、電気的な伝導構造体及び／又は熱的な伝導構造体を有する少なくとも１つの生基板層１２に、対応するＳｉＣパワー半導体７用の少なくとも１つの切欠き１４が導入され、ここでは、複数の生基板層１２が積層されて、図１ａ）に示されている生基板積層体１０が生成される。切欠き１４は、少なくとも１つのＳｉＣパワー半導体７よりも大きく、特に高く、たとえば打抜き加工によって少なくとも１つの生基板層１２に導入され得る。生基板層１２は、好ましくはフィルムとして形成されており、その上面及び下面には、所定の、詳しくは示されていない電気的に伝導性の伝導構造体及び／又は熱的に伝導性の伝導構造体が被着されている。生基板積層体１０の積層の間、図１ｂ）から見て取れるように、少なくとも１つのＳｉＣパワー半導体が、対応する切欠き１４内に正しい位置で配置される。ＳｉＣパワー半導体７が挿入された生基板積層体１０は圧力及び温度下でラミネートされるので、個々の生基板層１２が「貼りつき合い」、図１ｃ）に示された、ラミネートされた生基板積層体１０Ａが生じる。このような多層ＬＴＣＣ回路担体の原理に起因する構造によって、図示の実施例における少なくとも１つのＳｉＣパワー半導体は、ラミネートされた生基板積層体１０内に完全に埋め込まれ、これによって保護される。ラミネートされた生基板積層体１０Ａは、圧力支援された焼結プロセスにおいて収縮し、ＳｉＣパワー半導体７が埋め込まれている、図１ｄ）に示された多層ＬＴＣＣ回路担体２０が生成される。ここでは、ＳｉＣパワー半導体７の接続コンタクトは、圧力支援された焼結プロセスによって電気的な伝導構造体及び／又は熱的な伝導構造体を有する生基板層１２から生成される無機基板層２２の電気的な伝導構造体及び／又は熱的な伝導構造体と、圧力支援された焼結プロセスによって、接触接続される。
図１からさらに見て取れるように、圧力支援された焼結プロセスによって、生基板層１２は厚さ又は高さにおいて収縮し、その結果、生成された基板層２２は、生基板層１２よりも薄くなる。図１ｂ）からさらに見て取れるように、複数の生基板層１２のうちの少なくとも１つの生基板層１２に導入されている切欠き１４の高さは、ＳｉＣパワー半導体７よりも高く構成されており、この場合、少なくとも１つの生基板層１２における切欠き１４の高さは次のように選択される。即ち、少なくとも１つの収縮された基板層２２における収縮された切欠き２４の厚さ又は高さが、ＳｉＣパワー半導体７の厚さ又は高さに相当し、かつ、収縮された切欠き２４を占有するように、選択される。このことは、図１ｄ）から見て取れる。さらに、生基板層の積層の前に、少なくとも１つの別の切欠きが少なくとも１つの生基板層１２に導入され、この生基板層１２に、積層の間又は積層の後に少なくとも１つのビア２６，２７．１，２７．２及び／又は少なくとも１つの高電流導体路２８Ａ，２８Ｂ及び／又は少なくとも１つの熱的かつ電気的に伝導性の挿入部分が、付加的な電気的な伝導構造体として挿入され、及び／又は、少なくとも１つの熱的かつ電気的に伝導性の厚層構造体２９が、別の切欠き内に印刷される。
図２乃至図５から見て取れるように、本発明に係る電子回路モジュール１の図示の実施例は、それぞれ、電気伝導及び／又は熱伝導のために、電気的な伝導構造体及び／又は熱的な伝導構造体を有する、構造化された無機基板層２２から成る多層ＬＴＣＣ回路担体２０と、ＬＴＣＣ回路担体２０の第１の面２０．１及び／又は反対側の第２の面２０．２に配置されている少なくとも１つの電子部品５と、少なくとも１つのＳｉＣパワー半導体７とを含む。ここでは、少なくとも１つのＳｉＣパワー半導体７は、多層ＬＴＣＣ回路担体２０内に埋め込まれており、少なくとも３つの面が、多層ＬＴＣＣ回路担体２０によって取り囲まれており、ＳｉＣパワー半導体７の接続コンタクトは、ＬＴＣＣ回路担体２０の電気的な伝導構造体及び／又は熱的な伝導構造体と接触接続されている。多層ＬＴＣＣ回路担体２０は、上述した方法にしたがって製造されている。
図示の実施例においては、電子回路モジュール１，１Ａ，１Ｂ，１Ｃ，１Ｄは、たとえばパワーモジュール３として構成されており、少なくとも１つのＳｉＣパワー半導体７は、ＭＯＳＦＥＴパワースイッチとして構成されている。
図２乃至図５からさらに見て取れるように、少なくとも１つのＳｉＣパワー半導体７の第１の面７．１、ここでは上面が、多層ＬＴＣＣ回路担体２０の第１の面２０．１、ここでは上面に向けられており、少なくとも１つのＳｉＣパワー半導体７の第２の面７．２、ここでは後面が、多層ＬＴＣＣ回路担体２０の第２の面２０．２、ここでは後面に向けられている。さらに、少なくとも１つのＳｉＣパワー半導体７の太さ又は高さ若しくは厚さは、少なくとも１つの無機基板層２２内の対応する切欠き２４の太さ又は高さ若しくは厚さに相当する。
図２乃至図４からさらに見て取れるように、電子回路モジュール１，１Ａ，１Ｂ，１Ｃ，１Ｄの実施例の図示の一部分においては、それぞれ、少なくとも１つのＳｉＣパワー半導体７の第１の面７．１又は上面における少なくとも１つの接続コンタクトが、ビア２６を介して、多層ＬＴＣＣ回路担体２０の第１の面２０．１又は上面における接続コンタクトと電気的に接続されており、この接続コンタクトは、ボンディングワイヤ９を介して、第１の面２０．１又は上面に配置され、論理回路５Ａとして構成されている電子部品５と接続されている。論理回路５Ａは、別のボンディングワイヤ９を介して電気的に伝導性の伝導構造体と接触接続されている。図２乃至図４からさらに見て取れるように、第１の面２０．１又は上面には、さらに、別個の部品５Ｂとして構成されている別の電子部品５が配置されており、対応する電気的に伝導性の伝導構造体と接触接続されている。さらに、図示の実施例においては、それぞれ１つの高電流導体路２８Ａが多層ＬＴＣＣ回路担体２０内に埋め込まれており、少なくとも１つの第１のビア２７．１を介して、多層ＬＴＣＣ回路担体２０の第１の面２０．１若しくは上面又は第２の面２０．２若しくは下面における対応する接続コンタクトと電気的に接続されている。
図２からさらに見て取れるように、図示されたＳｉＣパワー半導体７は、面状の金属化部として構成されている、自身の第２の面７．２又は後面によって、ＬＴＣＣ回路担体２０の第２の面２０．２又は後面と面一に終端している。さらに、高電流導体路２８Ａは、電子回路モジュール１Ａの図示の第１の実施例において、複数の第１のビア２７．１を介して、多層ＬＴＣＣ回路担体２０の第２の面２０．２又は下面における対応する接続コンタクトと電気的に接続されている。さらに高電流導体路２８Ａは、複数の第２のビア２７．２を介して、少なくとも１つのＳｉＣパワー半導体７の第１の面７．１又は上面における対応する接続コンタクトと電気的に接続されている。
図３からさらに見て取れるように、図示されているＳｉＣパワー半導体７は、４つの面全てにおいて多層ＬＴＣＣ回路担体２０によって取り囲まれており、したがってＬＴＣＣ回路担体２０内に完全に集積されている。さらに、高電流導体路２８Ａは、電子回路モジュール１Ｂの図示の第２の実施例において、複数の第１のビア２７．１を介して、多層ＬＴＣＣ回路担体２０の第２の面２０．２又は下面における対応する接続コンタクトと電気的に接続されている。さらに高電流導体路２８Ａは、複数の第２のビア２７．２を介して、少なくとも１つのＳｉＣパワー半導体７の第１の面７．１又は上面における対応する接続コンタクトと電気的に接続されている。ＳｉＣパワー半導体７の、面状の金属化部として構成されている第２の面７．２又は後面は、複数のビア２６を介して、ＬＴＣＣ回路担体２０の第２の面２０．２又は後面における相応する接続コンタクトと接続されている。
図４からさらに見て取れるように、図示されているＳｉＣパワー半導体７は、３つの面において、多層ＬＴＣＣ回路担体２０によって取り囲まれており、ここでは、面状の金属化部として構成されている、ＳｉＣパワー半導体７の第２の面７．２又は後面は、熱的かつ電気的に伝導性の印刷された厚層構造体２９と面状に接触接続されている。厚層構造体２９は、多層ＬＴＣＣ回路担体２０の第２の面２０．２又は後面と面一に終端する。高電流導体路２８Ａは、電子回路モジュール１Ｃの図示の第３の実施例において、複数の第１のビア２７．１を介して、多層ＬＴＣＣ回路担体２０の第２の面２０．２又は下面における対応する接続コンタクトと電気的に接続されている。さらに高電流導体路２８Ａは、複数の第２のビア２７．２を介して、少なくとも１つのＳｉＣパワー半導体７の第１の面７．１又は上面における対応する接続コンタクトと電気的に接続されている。図示されていない選択的な実施例においては、ＳｉＣパワー半導体７の第２の面７．２又は後面は、印刷された厚層構造体２９の代わりに、熱的かつ電気的に伝導性の挿入部分と面状に接触接続されている。
図５からさらに見て取れるように、図示のＳｉＣパワー半導体７は、４つの面全てにおいて、多層ＬＴＣＣ回路担体２０によって取り囲まれており、ここではＳｉＣパワー半導体７の、面状の金属化部として構成されている第２の面７．２又は後面は、別の高電流導体路２８Ｂのコンタクト面２７．３と面状に接触接続されており、別の高電流導体路２８Ｂは、複数の第１のビア２７．１を介して、ＬＴＣＣ回路担体２０の第１の面２０．１又は上面における相応する接続コンタクトと接触接続されている。高電流導体路２８Ａは、電子回路モジュール１Ｃの図示の第３の実施例において、複数の第１のビア２７．１を介して、多層ＬＴＣＣ回路担体２０の第２の面２０．２又は下面における対応する接続コンタクトと電気的に接続されている。さらに高電流導体路２８Ａは、複数の第２のビア２７．２を介して、少なくとも１つのＳｉＣパワー半導体７の第１の面７．１又は上面における対応する接続コンタクトと電気的に接続されている。
圧力支援された焼結プロセス中の高圧によって、生基板層１２の一部は、切欠き２４の最後の中空空間内に流入し、その結果、図１ｄ）及び図２乃至図５から見て取れるように、少なくとも１つのＳｉＣパワー半導体７は、図示の実施例においては、多層ＬＴＣＣ回路担体２０内に埋め込まれる。このような埋め込みの際に、電気的な伝導構造体及び／又は熱的な伝導構造体、高電流導体路２８Ａ，２８Ｂ及びビア２６，２７．１，２７．２並びに少なくとも１つのＳｉＣパワー半導体７の接続コンタクトが相互に接触する。９００℃において、ＬＴＣＣ回路担体２０の個々の構造化された無機基板層２２が焼結し、また電気的な伝導構造体及び／又は熱的な伝導構造体及び導体路及びビアのために使用される銀も焼結する。また、少なくとも１つのＳｉＣパワー半導体７の金属コンタクトとの、銀の焼結も生じ、オームコンタクトとの安定した電気的な接続が生じる。

Claims (15)

  1. 電気伝導及び／又は熱伝導のために、電気的な伝導構造体及び／又は熱的な伝導構造体を有する、構造化された無機基板層（２２）から成る多層ＬＴＣＣ回路担体（２０）と、前記ＬＴＣＣ回路担体（２０）の第１の面（２０．１）及び／又は反対側の第２の面（２０．２）に配置されている少なくとも１つの電子部品（５）と、少なくとも１つのＳｉＣパワー半導体（７）とを有する電子回路モジュール（１）において、
    前記少なくとも１つのＳｉＣパワー半導体（７）は、前記多層ＬＴＣＣ回路担体（２０）に埋め込まれており、少なくとも３つの面が、前記多層ＬＴＣＣ回路担体（２０）によって取り囲まれており、
    前記ＳｉＣパワー半導体（７）の接続コンタクトは、前記ＬＴＣＣ回路担体（２０）の電気的な伝導構造体及び／又は熱的な伝導構造体と接触接続されている、
    ことを特徴とする電子回路モジュール（１）。
  2. 前記少なくとも１つのＳｉＣパワー半導体（７）の第１の面（７．１）が、前記多層ＬＴＣＣ回路担体（２０）の第１の面（２０．１）に向けられており、前記少なくとも１つのＳｉＣパワー半導体（７）の第２の面（７．２）が、前記多層ＬＴＣＣ回路担体（２０）の第２の面（２０．２）に向けられている、請求項１に記載の電子回路モジュール（１）。
  3. 前記少なくとも１つのＳｉＣパワー半導体（７）が、少なくとも１つの無機基板層（２２）に導入されている対応する切欠き（２４）を占有している、請求項１又は２に記載の電子回路モジュール（１）。
  4. 前記少なくとも１つのＳｉＣパワー半導体（７）の前記第１の面（７．１）又は前記第２の面（７．２）における少なくとも１つの接続コンタクトが、ビア（２６）を介して、前記多層ＬＴＣＣ回路担体（２０）の前記第１の面（２０．１）又は前記第２の面（２０．２）に配置されている接続コンタクトと電気的に接続されており、又は、前記多層ＬＴＣＣ回路担体（２０）の前記第１の面（２０．１）又は前記第２の面（２０．２）に配置されている電子部品（５）と電気的に接続されている、請求項１乃至３のいずれか一項に記載の電子回路モジュール（１）。
  5. 高電流導体路（２８Ａ，２８Ｂ）が、前記多層ＬＴＣＣ回路担体（２０）内に埋め込まれており、少なくとも１つの第１のビア（２７．１）を介して、前記多層ＬＴＣＣ回路担体（２０）の前記第１の面（２０．１）又は前記第２の面（２０．２）における対応する接続コンタクトと電気的に接続されている、請求項１乃至４のいずれか一項に記載の電子回路モジュール（１）。
  6. 前記高電流導体路（２８Ａ）は、少なくとも１つの第２のビア（２７．２）を介して、前記少なくとも１つのＳｉＣパワー半導体（７）の前記第１の面（７．１）又は前記第２の面（７．２）における対応する接続コンタクトと電気的に接続されている、請求項５に記載の電子回路モジュール（１）。
  7. 前記高電流導体路（２８Ｂ）は、コンタクト面（２７．３）を介して、面状に、前記少なくとも１つのＳｉＣパワー半導体（７）の前記第１の面（７．１）又は前記第２の面（７．２）における対応する接続コンタクトと電気的に接続されている、請求項５に記載の電子回路モジュール（１）。
  8. 前記第１の面（７．１）は、前記多層ＬＴＣＣ回路担体（２０）の前記第１の面（２０．１）と面一に終端し、又は、前記少なくとも１つのＳｉＣパワー半導体（７）の前記第２の面（７．２）は、前記多層ＬＴＣＣ回路担体（２０）の前記第２の面（２０．２）と面一に終端する、請求項２乃至７のいずれか一項に記載の電子回路モジュール（１）。
  9. 前記少なくとも１つのＳｉＣパワー半導体（７）の前記第１の面（７．１）又は前記第２の面（７．２）における接続コンタクトが、面状に、熱的かつ電気的に伝導性の挿入部分又は熱的かつ電気的に伝導性の印刷された厚層構造体（２９）と接触接続されており、
    前記挿入部分又は前記厚層構造体（２９）は、前記多層ＬＴＣＣ回路担体（２０）の前記第１の面（２０．１）又は前記第２の面（２０．２）と面一に終端する、請求項１乃至８のいずれか一項に記載の電子回路モジュール（１）。
  10. 前記少なくとも１つのＳｉＣパワー半導体（７）は、４つの面全てにおいて、前記多層ＬＴＣＣ回路担体（２０）によって取り囲まれている、請求項１乃至８のいずれか一項に記載の電子回路モジュール（１）。
  11. 前記少なくとも１つのＳｉＣパワー半導体（７）は、ＭＯＳＦＥＴパワースイッチとして構成されている、請求項１乃至１０のいずれか一項に記載の電子回路モジュール（１）。
  12. 請求項１乃至１１のいずれか一項に記載の電子回路モジュール（１）として構成される電子回路モジュール（１）用の多層ＬＴＣＣ回路担体（２０）を製造する方法であって、
    電気的な伝導構造体及び／又は熱的な伝導構造体を有する少なくとも１つの生基板層（１２）に、対応するＳｉＣパワー半導体（７）用の少なくとも１つの切欠き（１４）を導入し、
    複数の生基板層（１２）を積層し、少なくとも１つのＳｉＣパワー半導体（７）を前記少なくとも１つの切欠き（１４）に挿入し、
    前記ＳｉＣパワー半導体（７）を備える前記生基板積層体（１０）を、圧力及び温度下でラミネートし、
    ラミネートされた前記生基板積層体（１０Ａ）を、圧力支援された焼結プロセスにおいて、埋め込まれた前記ＳｉＣパワー半導体（７）を備える前記多層ＬＴＣＣ回路担体（２０）へと収縮させ、
    前記ＳｉＣパワー半導体（７）の接続コンタクトを、前記圧力支援された焼結プロセスによって電気的な伝導構造体及び／又は熱的な伝導構造体を備える前記生基板層（１２）から生成される無機基板層（２２）の前記電気的な伝導構造体及び／又は熱的な伝導構造体と、前記圧力支援された焼結プロセスによって接触接続させる、
    ことを特徴とする方法。
  13. 前記生基板層（１２）の前記積層の前に、少なくとも１つの別の切欠きを少なくとも１つの生基板層（１２）に導入し、前記生基板層（１２）に、前記積層の間又は前記積層の後に少なくとも１つのビア（２６，２７．１，２７．２）及び／又は少なくとも１つの高電流導体路（２８Ａ，２８Ｂ）及び／又は少なくとも１つの熱的かつ電気的に伝導性の挿入部分を、付加的な電気的な伝導構造体として挿入し、及び／又は、少なくとも１つの熱的かつ電気的に伝導性の厚層構造体（２９）を、付加的な電気的な伝導構造体として印刷する、請求項１２に記載の方法。
  14. 前記圧力支援された焼結プロセスによって、前記生基板層（１２）を厚さにおいて収縮させ、これによって、生成された前記基板層（２２）を、前記生基板層（１２）よりも薄くする、請求項１２又は１３に記載の方法。
  15. 前記複数の生基板層（１２）のうちの少なくとも１つの生基板層（１２）に導入される切欠き（１４）の高さを、前記ＳｉＣパワー半導体（７）よりも高く構成し、
    前記少なくとも１つの収縮した基板層（２２）における収縮した切欠き（２４）の高さが、前記ＳｉＣパワー半導体（７）の高さに相当し、前記少なくとも１つのＳｉＣパワー半導体（７）が、対応する前記収縮した切欠き（２４）を占有するように、前記少なくとも１つの生基板層（１２）における前記切欠き（１４）の高さを選択する、請求項１２乃至１４のいずれか一項に記載の方法。
JP2023507430A 2020-08-03 2021-07-22 電子回路モジュール Pending JP2023536196A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020209752.6A DE102020209752A1 (de) 2020-08-03 2020-08-03 Elektronisches Schaltungsmodul
DE102020209752.6 2020-08-03
PCT/EP2021/070585 WO2022028915A1 (de) 2020-08-03 2021-07-22 Elektronisches schaltungsmodul

Publications (1)

Publication Number Publication Date
JP2023536196A true JP2023536196A (ja) 2023-08-23

Family

ID=77179988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023507430A Pending JP2023536196A (ja) 2020-08-03 2021-07-22 電子回路モジュール

Country Status (7)

Country Link
US (1) US20230268278A1 (ja)
EP (1) EP4189738A1 (ja)
JP (1) JP2023536196A (ja)
KR (1) KR20230042373A (ja)
CN (1) CN116097434A (ja)
DE (1) DE102020209752A1 (ja)
WO (1) WO2022028915A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023200721A1 (de) 2023-01-30 2024-08-01 Robert Bosch Gesellschaft mit beschränkter Haftung Mehrlagiges Keramiksubstrat

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873529B2 (en) 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE102005037456B4 (de) 2005-08-01 2007-10-25 Technische Universität Ilmenau Verfahren zur Herstellung eines mehrlagigen Keramikverbundes
US20070231826A1 (en) 2005-10-19 2007-10-04 General Electric Company Article and assembly for magnetically directed self assembly
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
US8218323B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US9225379B2 (en) * 2009-12-18 2015-12-29 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
DE102015202669A1 (de) 2015-02-13 2016-09-01 Robert Bosch Gmbh Schaltungsträger und Verfahren zur Herstellung eines Schaltungsträgers
DE102016202669A1 (de) 2016-02-22 2017-08-24 Friedrich-Alexander-Universität Erlangen-Nürnberg Spiralförmiges MR-Erfassungsmuster
DE102016214607B4 (de) 2016-08-05 2023-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul und Verfahren zu seiner Herstellung
DE102016224943A1 (de) 2016-12-14 2018-06-14 Robert Bosch Gmbh Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE102018102144A1 (de) 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
EP3547359A1 (en) * 2018-03-30 2019-10-02 Mitsubishi Electric R&D Centre Europe B.V. Improved pre-packed power cell

Also Published As

Publication number Publication date
KR20230042373A (ko) 2023-03-28
DE102020209752A1 (de) 2022-02-03
US20230268278A1 (en) 2023-08-24
EP4189738A1 (de) 2023-06-07
WO2022028915A1 (de) 2022-02-10
CN116097434A (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
US8811019B2 (en) Electronic device, method for producing the same, and printed circuit board comprising electronic device
US6730856B2 (en) Ceramic circuit board and method for manufacturing the same
US20190198424A1 (en) Power module with built-in power device and double-sided heat dissipation and manufacturing method thereof
JP5291872B2 (ja) 絶縁中間層を備えたパワー半導体モジュールの製造方法
US10096562B2 (en) Power module package
EP3584833B1 (en) Power module with improved alignment
CN107204300A (zh) 用于制造芯片复合结构的方法
US9818730B2 (en) Semiconductor arrangement, method for producing a number of chip assemblies, method for producing a semiconductor arrangement and method for operating a semiconductor arrangement
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
JP2023536196A (ja) 電子回路モジュール
JP5780777B2 (ja) セラミック回路基板およびそれを用いた電子装置
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
US10129987B2 (en) Circuit carrier and a method for producing a circuit carrier
TW200814867A (en) Wiring board
JP6697547B2 (ja) 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法
US12035477B2 (en) Electronic module and method for producing an electronic module
CN102150259B (zh) 半导体装置以及用于制造半导体装置的方法
EP3457434A1 (en) Semiconductor substrate for a power semiconductor module arrangement and method for producing the same
JP2005503038A (ja) パワー電子ユニット
US20220377901A1 (en) Electronic device with castellated board
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
JP3846586B2 (ja) 多層セラミック基板の放熱構造
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JP2572626Y2 (ja) 多層回路基板
JP2023513773A (ja) セラミック支持体基板及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240719