WO2012073400A1 - 抵抗内蔵基板およびこの基板を備える電流検出モジュール - Google Patents

抵抗内蔵基板およびこの基板を備える電流検出モジュール Download PDF

Info

Publication number
WO2012073400A1
WO2012073400A1 PCT/JP2011/004051 JP2011004051W WO2012073400A1 WO 2012073400 A1 WO2012073400 A1 WO 2012073400A1 JP 2011004051 W JP2011004051 W JP 2011004051W WO 2012073400 A1 WO2012073400 A1 WO 2012073400A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance
resistor
layers
built
substrate
Prior art date
Application number
PCT/JP2011/004051
Other languages
English (en)
French (fr)
Inventor
穣 岩永
裕 松原
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2012073400A1 publication Critical patent/WO2012073400A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Definitions

  • the present invention relates to a resistance built-in substrate in which at least one resistance element is built in a laminate in which a plurality of insulator layers are laminated, and a current detection module including the substrate.
  • FIG. 3 there is known a resistance-embedded substrate 500 in which at least one resistance element 502 is built in a laminate in which a plurality of insulator layers 501 (ceramic layers) are laminated (for example, Patent Documents). 1).
  • a predetermined wiring pattern 503 provided by a conductor paste such as Ag is electrically connected by a via conductor 504 formed by filling a via hole with a conductor paste such as Ag.
  • the resistor built-in substrate 500 contains a capacitor 506 formed by screen printing a dielectric layer 505 using a dielectric paste.
  • FIG. 3 is a view showing an example of a conventional resistor built-in substrate.
  • Japanese Unexamined Patent Publication No. 2000-200383 paragraphs 0011 to 0020, FIGS. 1 and 2 etc.
  • the resistance element 502 built in the resistance built-in substrate 500 is formed by screen printing using a resistance paste, there is a possibility that the resistance value of the resistance element 502 may vary due to blurring of printing or the like.
  • the present invention has been made in view of the above-described problems, and an object thereof is to provide a technique capable of reducing variations in resistance values of built-in resistance elements.
  • the substrate with built-in resistor according to the present invention is a substrate with built-in resistor in which at least one resistor element is built in a laminate in which a plurality of insulator layers are laminated.
  • a resistance layer provided on the surface of two or more of the insulator layers among the insulator layers is formed by being connected in parallel (Claim 1).
  • a ground electrode layer laminated to face at least one of the resistance layers (claim 2).
  • each of the resistance layers may be sandwiched between the ground electrode layers.
  • the ground electrode layers may be connected by thermal vias (Claim 4).
  • a current detection module comprising the resistor-embedded substrate according to any one of the first to fourth aspects, wherein the current is detected by a voltage between both ends of the resistance element.
  • the resistance element built in the laminate in which a plurality of insulator layers are laminated includes a resistance layer provided on the surface of two or more insulator layers of each insulator layer. Since it is formed in parallel connection, even if there is a variation in the resistance value of each resistance layer, it is possible to reduce the variation in resistance value of the resistance element formed by connecting each resistance layer in parallel. it can.
  • the ground electrode layer further laminated so as to face at least one resistance layer is further provided, it is possible to suppress the heat generation of the resistance layer from affecting other mounted components. it can.
  • the semiconductor device further includes a plurality of ground electrode layers stacked to face the respective resistance layers, and each of the resistance layers is sandwiched between the respective ground electrode layers.
  • the effect on the mounted parts can be more efficiently suppressed. Furthermore, it is possible to prevent a decrease in accuracy of current detection due to noise.
  • each ground electrode layer is connected by thermal vias, the heat dissipation effect by the ground electrode layer is improved, and it is more efficient that the heat generation of the resistance layer affects other mounted parts. It can be well suppressed.
  • FIG. 1 is a diagram showing an embodiment of a current detection module of the present invention.
  • FIG. 2 is an enlarged view of a main part of the current detection module of FIG.
  • a current detection module 1 shown in FIG. 1 is mounted together with a load circuit 100 on a substrate MB included in a mobile terminal such as a mobile phone, and detects a current flowing through the load circuit 100 connected to a power source 200. 3 (corresponding to the “resistive element” of the present invention) and a resistance built-in substrate 2 and a current detection semiconductor circuit IC.
  • the resistor built-in substrate 2 is formed by laminating and firing a plurality of ceramic green sheets forming an insulator layer, and a semiconductor is formed on the upper surface of the laminate formed by laminating and firing the ceramic green sheets.
  • a circuit IC is mounted and a sense resistor 3 for current detection is incorporated.
  • various mounting components such as a chip capacitor are mounted on the resistor built-in substrate 2 as necessary.
  • a predetermined wiring pattern, a via conductor for electrical connection, etc. are mounted on the ceramic green sheet.
  • the semiconductor IC and various mounting components are electrically connected. In this embodiment, these various mounting components and wiring patterns are not shown in the drawings, and detailed description thereof is omitted.
  • the surface of three insulating layers (not shown) forming the resistance-embedded substrate 2 is formed into a flat plate shape by screen printing with a general resistance paste or photolithography.
  • the resistance layers 4 are provided, and the resistance layers 4 are connected in parallel by via conductors or wiring patterns to form the sense resistor 3.
  • a plurality of flat plate-like ground electrode layers 5 for heat dissipation are laminated to face each resistance layer 4, and each resistance layer 4 is disposed between each ground electrode layer 5 via an insulator layer. Has been.
  • Each ground electrode layer 5 is connected by a thermal via 6.
  • the semiconductor circuit IC detects the current flowing through the load circuit 100 connected to the power source 200 by detecting the voltage across the sense resistor 3.
  • the current detection module 1 of FIG. 1 a plurality of green sheets comprising an insulator layer provided with a resistance layer 4 and an insulator layer provided with a ground electrode layer 5 are laminated and fired at a low temperature.
  • the semiconductor circuit IC for current detection is mounted on the upper surface of the resistor built-in substrate 2 formed by the above.
  • via holes are formed in a green sheet formed in a predetermined shape with a laser or the like and filled with a conductive paste to form via holes for vias (via conductors) and thermal vias 6 for heat dissipation.
  • the resistive layer 4 is printed with a resistive paste such as ruthenium or ruthenade, and a predetermined pattern such as the ground electrode layer 5 is printed with a conductive paste such as Ag or Cu, so that each insulating layer of the resistance built-in substrate 2 is formed.
  • a plurality of green sheets to be formed are prepared. Each green sheet is provided with a plurality of wiring patterns so that a plurality of resistance-embedded substrates 2 can be formed at one time.
  • each insulator layer is laminated to form a laminate.
  • a semi-through hole for dividing into individual resistance built-in substrates 2 after firing is formed so as to surround the region of each resistance built-in substrate 2 by a laser or the like.
  • the laminated body is fired at a low temperature while being pressed, so that an assembly of the resistance-embedded substrate 2 is formed.
  • the current detection module 1 is completed by being divided into individual modules along the half through holes formed in advance.
  • the current flowing through the load circuit 100 connected to the power source 200 is detected by detecting the voltage across the sense resistor 3.
  • the sense resistor 3 incorporated in the resistor-embedded substrate 2 in which a plurality of insulator layers are stacked is provided on the surface of the three insulator layers of each insulator layer. Since the provided resistance layers 4 are connected in parallel, even if there is a variation in the resistance value of each resistance layer 4 due to blurring of printing due to resistance paste or variations in thickness, each resistance layer Variation in the resistance value of the sense resistor 3 formed by connecting 4 in parallel can be reduced.
  • the sense resistor 3 is formed by screen printing with a resistance paste, conventionally, in order to make the resistance value of the sense resistor 3 small, it is necessary to form the sense resistor 3 thickly. It is difficult to form a certain sense resistor 3 with high accuracy.
  • the sense resistor 3 is formed by connecting a plurality of resistor layers 4 in parallel, so that even if each resistor layer 4 is thin by screen printing and has a large resistance value, the sense resistor 3 The resistance value of 3 can be made minute. Therefore, since it is easy to form the thin resistance layer 4 with high accuracy by a conventional technique such as screen printing or photolithography, the sense resistor 3 having a minute resistance value is easily formed with high precision using the conventional technique. can do.
  • the area of the resistance layer 4 may be formed as wide as possible.
  • the sense resistor 3 is formed by screen printing with a resistor paste
  • conventionally in order to make the resistance value of the sense resistor 3 minute, it is necessary to form the sense resistor 3 thickly, and the green sheet is fired.
  • the resistor built-in substrate 2 is warped or wavy due to a difference in coefficient of linear expansion between the resistor paste and the green sheet.
  • the sense resistor 3 having a minute resistance value can be formed by connecting a plurality of resistance layers 4 in parallel, the resistance layer 4 is formed thinly on the plurality of insulator layers. Thus, it is possible to prevent the resistance built-in substrate 2 from being warped or undulated when the green sheet is fired.
  • each resistance layer 4 is sandwiched between each ground electrode layer 5. The effect on the mounted parts can be efficiently suppressed.
  • each resistance layer 4 is sandwiched between each ground electrode layer 5 and is not easily affected by noise. Therefore, it is possible to prevent the accuracy of current detection from being reduced due to the influence of noise.
  • each ground electrode layer 5 is connected by the thermal via 6, the heat dissipation effect by the ground electrode layer 5 is improved, and the heat generation of the resistance layer 4 is more efficiently suppressed from affecting other mounted components. be able to.
  • the current detection module 1 can be provided with a practical configuration by detecting the current by the voltage across the sense resistor 3 built in the resistor built-in substrate 2.
  • the present invention is not limited to the above-described embodiment, and various modifications other than those described above can be made without departing from the gist thereof, and the number of resistance layers 4 is the above-described example. It is not limited to this, and two or more resistance layers 4 may be formed and connected in parallel so that the resistance value of the resistance element incorporated in the resistance-embedded substrate 2 becomes a value according to the purpose of use.
  • the ground electrode layer 5 may be laminated so as to face at least one resistance layer 4 in accordance with the purpose of use of the resistor built-in substrate 2, and the ground electrode layer 5 is laminated so as to face at least one resistance layer 4. By doing so, it can suppress that the heat_generation
  • the material of the insulator layer forming the resistor built-in substrate 2 is not limited to the above example, and the insulator layer is formed of an insulator material such as resin or glass forming a general multilayer substrate. Also good.
  • the resistance material for forming the resistance layer 4 is not limited to the above-described example, and the resistance layer 4 may be formed by providing a general resistance plate, resistance wire, or the like on the insulator layer.
  • the present invention can be widely applied to a component-embedded substrate at least including a resistance element, and various composite modules can be formed in addition to the above-described current detection module using the resistor-embedded substrate of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　内蔵された抵抗素子の抵抗値のばらつきを低減できる技術を提供する。　複数の絶縁体層が積層された抵抗内蔵基板２に内蔵されたセンス抵抗３は、各絶縁体層のうち３層の絶縁体層の表面に設けられた抵抗層４が並列接続されて形成されているため、抵抗ペーストによる印刷のかすれや厚みのばらつきなどにより各抵抗層４の抵抗値の大きさにばらつきがあったとしても、各抵抗層４が並列接続されて形成されたセンス抵抗３の抵抗値のばらつきを低減することができる。

Description

抵抗内蔵基板およびこの基板を備える電流検出モジュール
　本発明は、複数の絶縁体層が積層された積層体に少なくとも１つの抵抗素子が内蔵された抵抗内蔵基板およびこの基板を備える電流検出モジュールに関する。
　従来、図３に示すように、複数の絶縁体層５０１（セラミック層）が積層された積層体に少なくとも１つの抵抗素子５０２が内蔵された抵抗内蔵基板５００が知られている（例えば、特許文献１参照）。抵抗内蔵基板５００では、Ａｇなどの導体ペーストにより設けられた所定の配線パターン５０３が、Ａｇなどの導体ペーストがビアホールに充填されることにより形成されたビア導体５０４により電気的に接続されている。また、抵抗内蔵基板５００には、誘電体ペーストにより誘電体層５０５がスクリーン印刷されて形成されたコンデンサ５０６が内蔵されている。なお、図３は従来の抵抗内蔵基板の一例を示す図である。
特開２０００－２００９７３号公報（段落００１１～００２０、図１，２など）
　ところで、抵抗内蔵基板５００に内蔵された抵抗素子５０２は、抵抗ペーストによるスクリーン印刷により形成されているため、印刷のかすれなどにより抵抗素子５０２の抵抗値がばらつくおそれがあった。
　この発明は、上記した課題に鑑みてなされたものであり、内蔵された抵抗素子の抵抗値のばらつきを低減できる技術を提供することを目的とする。
　上記した目的を達成するために、本発明の抵抗内蔵基板は、複数の絶縁体層が積層された積層体に少なくとも１つの抵抗素子が内蔵された抵抗内蔵基板において、前記抵抗素子は、前記各絶縁体層のうち２層以上の前記絶縁体層の表面に設けられた抵抗層が並列接続されて形成されていることを特徴としている（請求項１）。
　また、少なくとも１つの前記抵抗層に対向して積層されたグランド電極層をさらに備えるとよい（請求項２）。
　また、前記各抵抗層に対向して積層された複数のグランド電極層をさらに備え、前記各抵抗層は、前記各グランド電極層に挟まれているとよい（請求項３）。
　また、前記各グランド電極層がサーマルビアにより接続されていてもよい（請求項４）。
　また、本発明の電流検出モジュールは、請求項１ないし４のいずれかに記載の抵抗内蔵基板を備え、前記抵抗素子の両端間の電圧により電流を検出することを特徴としている（請求項５）。
　請求項１の発明によれば、複数の絶縁体層が積層された積層体に内蔵された抵抗素子は、各絶縁体層のうち２層以上の絶縁体層の表面に設けられた抵抗層が並列接続されて形成されているため、各抵抗層の抵抗値の大きさにばらつきがあったとしても、各抵抗層が並列接続されて形成された抵抗素子の抵抗値のばらつきを低減することができる。
　また、例えば従来のように抵抗ペーストによるスクリーン印刷やフォトリソグラフィにより抵抗素子を形成する場合、抵抗素子の抵抗値を微小なものとするためには抵抗素子を厚く形成する必要があり、スクリーン印刷やフォトリソグラフィにより厚みのある抵抗素子を精度よく形成するのは困難であった。しかしながら、複数の抵抗層を並列接続して抵抗素子を形成することにより、各抵抗層がスクリーン印刷やフォトリソグラフィにより薄く抵抗値が大きく形成されていたとしても、抵抗素子の抵抗値を微小なものとすることができる。したがって、スクリーン印刷やフォトリソグラフィなどの従来の技術により薄い抵抗層を精度よく形成するのは容易であるため、従来の技術を用いて微小な抵抗値を有する抵抗素子を容易に精度よく形成することができる。
　請求項２の発明によれば、少なくとも１つの抵抗層に対向して積層されたグランド電極層をさらに備えているため、抵抗層の発熱が他の実装部品に影響を与えるのを抑制することができる。
　請求項３の発明によれば、各抵抗層に対向して積層された複数のグランド電極層をさらに備え、各抵抗層は、各グランド電極層に挟まれているため、抵抗層の発熱が他の実装部品に与える影響をより効率よく抑制することができる。さらに、ノイズによる電流検出の精度の低下を防ぐことができる。
　請求項４の発明によれば、各グランド電極層がサーマルビアにより接続されているため、グランド電極層による放熱効果が向上し、抵抗層の発熱が他の実装部品に影響を与えるのをより効率よく抑制することができる。
　請求項５の発明によれば、抵抗内蔵基板に内蔵された抵抗素子の両端間の電圧により電流を検出することにより実用的な構成で電流検出モジュールを提供することができる。
本発明の電流検出モジュールの一実施形態を示す図である。 図１の電流検出モジュールの要部拡大図である。 従来の抵抗内蔵基板の一例を示す図である。
　本発明の電流検出モジュールの一実施形態について、図１および図２を参照して説明する。図１は本発明の電流検出モジュールの一実施形態を示す図である。図２は図１の電流検出モジュールの要部拡大図である。
　図１に示す電流検出モジュール１は、携帯電話などの携帯端末が備える基板ＭＢに負荷回路１００と共に実装されて、電源２００に接続された負荷回路１００に流れる電流を検出するものであり、センス抵抗３（本発明の「抵抗素子」に相当）を内蔵する抵抗内蔵基板２と、電流検出用の半導体回路ＩＣとを備えている。
　抵抗内蔵基板２は、絶縁体層を形成する複数のセラミックグリーンシートが積層、焼成されることにより形成されており、セラミックグリーンシートが積層、焼成されることにより形成された積層体の上面に半導体回路ＩＣが実装され、電流検出用のセンス抵抗３が内蔵されている。なお、抵抗内蔵基板２には、必要に応じて半導体回路ＩＣの他にチップコンデンサなどの各種実装部品が実装されており、セラミックグリーンシートには、所定の配線パターンや電気接続用のビア導体などが形成されて、半導体ＩＣと各種実装部品とが電気的に接続されているが、この実施形態では、これらの各種実装部品および配線パターンについては図示省略し、その詳細な説明は省略する。
　図２に示すように、抵抗内蔵基板２を形成する各絶縁体層（図示省略）のうち３層の絶縁体層の表面に、一般的な抵抗ペーストによるスクリーン印刷や、フォトリソグラフィなどにより平板状の抵抗層４が設けられ、各抵抗層４がビア導体や配線パターンなどにより並列接続されてセンス抵抗３が形成されている。また、各抵抗層４に対向して放熱用の複数の平板状のグランド電極層５が積層されており、各抵抗層４は、絶縁体層を介して各グランド電極層５に挟まれて配置されている。また、各グランド電極層５はサーマルビア６により接続されている。
　半導体回路ＩＣは、センス抵抗３の両端間の電圧を検出することにより、電源２００に接続された負荷回路１００に流れる電流を検出する。
　次に、図１の電流検出モジュール１の製造方法の一例についてその概略を説明する。この実施形態の電流検出モジュール１は、抵抗層４が設けられた絶縁体層と、グランド電極層５が設けられた絶縁体層とを成す複数枚のグリーンシートが積層されて低温焼成されることにより形成された抵抗内蔵基板２の上面に、電流検出用の半導体回路ＩＣが実装されることにより形成される。
　まず、所定形状に形成されたグリーンシートに、レーザなどでビアホールを形成し、内部に導体ペーストを充填することにより層間接続用のビア孔（ビア導体）や、放熱用のサーマルビア６が形成され、ルテニウム系やルテネード系などの抵抗ペーストにより抵抗層４が印刷され、ＡｇやＣｕなどの導体ペーストによりグランド電極層５などの所定のパターンが印刷されて、抵抗内蔵基板２の各絶縁体層を形成するための複数枚のグリーンシートが準備される。なお、それぞれのグリーンシートには、一度に複数の抵抗内蔵基板２を形成できるように、複数の配線パターンが設けられている。
　次に、各絶縁体層が積層されて積層体が形成される。そして、焼成後に個々の抵抗内蔵基板２に分割するための半貫通孔がレーザなどにより個々の抵抗内蔵基板２の領域を囲むように形成される。続いて、積層体が加圧されながら低温焼成されることにより抵抗内蔵基板２の集合体が形成される。
　次に、個々の抵抗内蔵基板２に半導体回路ＩＣやその他の実装部品が実装されて、各種部品が実装された状態の抵抗内蔵基板２の集合体にディスペンサなどにより樹脂が塗布される。そして、樹脂がオーブンなど乾燥されて硬化された後に、前もって形成されている半貫通孔に沿って個々のモジュールに分割されることにより電流検出モジュール１が完成する。
　そして、図１に示す電流検出モジュール１において、センス抵抗３の両端間の電圧を検出することにより、電源２００に接続された負荷回路１００に流れる電流が検出される。
　以上のように、上記した実施形態によれば、複数の絶縁体層が積層された抵抗内蔵基板２に内蔵されたセンス抵抗３は、各絶縁体層のうち３層の絶縁体層の表面に設けられた抵抗層４が並列接続されて形成されているため、抵抗ペーストによる印刷のかすれや厚みのばらつきなどにより各抵抗層４の抵抗値の大きさにばらつきがあったとしても、各抵抗層４が並列接続されて形成されたセンス抵抗３の抵抗値のばらつきを低減することができる。
　また、抵抗ペーストによるスクリーン印刷によりセンス抵抗３を形成する場合、従来では、センス抵抗３の抵抗値を微小なものとするためにはセンス抵抗３を厚く形成する必要があり、スクリーン印刷により厚みのあるセンス抵抗３を精度よく形成するのは困難であった。しかしながら、上記した実施形態では、複数の抵抗層４を並列接続してセンス抵抗３を形成することにより、各抵抗層４がスクリーン印刷により薄く、抵抗値が大きく形成されていたとしても、センス抵抗３の抵抗値を微小なものとすることができる。したがって、スクリーン印刷やフォトリソグラフィなどの従来の技術により薄い抵抗層４を精度よく形成するのは容易であるため、従来の技術を用いて微小な抵抗値を有するセンス抵抗３を容易に精度よく形成することができる。
　なお、各抵抗層４の抵抗値を少しでも小さくするには、スクリーン印刷やフォトリソグラフィなどの従来の技術により薄い抵抗層４を形成する際に、抵抗層４の面積をできるだけ広く形成すればよい。
　また、抵抗ペーストによるスクリーン印刷によりセンス抵抗３を形成する場合、従来では、センス抵抗３の抵抗値を微小なものとするためにはセンス抵抗３を厚く形成する必要があり、グリーンシートを焼成する際に、抵抗ペーストとグリーンシートとの間の線膨張係数の差により、抵抗内蔵基板２が反ったり、うねったりするおそれがあった。しかしながら、上記した実施形態では、複数の抵抗層４を並列接続することで微小な抵抗値を有するセンス抵抗３を形成することができるため、複数の絶縁体層に抵抗層４を薄く形成することで、グリーンシートを焼成する際に抵抗内蔵基板２が反ったり、うねったりすることを防止することができる。
　また、各抵抗層４に対向して積層された複数のグランド電極層５をさらに備え、各抵抗層４は、各グランド電極層５に挟まれているため、抵抗層４が発する熱が他の実装部品に与える影響を効率よく抑制することができる。また、各抵抗層４は、各グランド電極層５に挟まれておりノイズの影響を受けにくいので、ノイズの影響により電流を検出する精度が低下することを防止することができる。
　また、各グランド電極層５がサーマルビア６により接続されているため、グランド電極層５による放熱効果が向上し、抵抗層４の発熱が他の実装部品に影響を与えるのをより効率よく抑制することができる。
　また、抵抗内蔵基板２に内蔵されたセンス抵抗３の両端間の電圧により電流を検出することにより実用的な構成で電流検出モジュール１を提供することができる。
　なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、抵抗層４の数は上記した例に限られるものではなく、抵抗内蔵基板２に内蔵される抵抗素子の抵抗値が使用目的に応じた値となるように、抵抗層４を２層以上形成して並列接続すればよい。
　また、グランド電極層５は、抵抗内蔵基板２の使用目的に応じて、少なくとも１つの抵抗層４に対向して積層すればよく、グランド電極層５を少なくとも１つの抵抗層４に対向して積層することで、抵抗層４の発熱が他の実装部品に影響を与えるのを抑制することができる。
　また、抵抗内蔵基板２を形成する絶縁体層の材質としては上記した例に限られるものではなく、一般的な多層基板を形成する樹脂やガラスなどの絶縁体材料により絶縁体層を形成してもよい。また、抵抗層４を形成する抵抗材料としては上記した例に限られるものではなく、一般的な抵抗板や抵抗線などを絶縁体層に設けることにより抵抗層４を形成してもよい。
　本発明は、少なくとも抵抗素子を内蔵する部品内蔵基板に広く適用することができ、本発明の抵抗内蔵基板を用いて、上記した電流検出モジュールの他に種々の複合モジュールを形成することができる。
　１　　電流検出モジュール
　２　　抵抗内蔵基板
　３　　センス抵抗（抵抗素子）
　４　　抵抗層
　５　　グランド電極層
　６　　サーマルビア

Claims (5)

  1. 　複数の絶縁体層が積層された積層体に少なくとも１つの抵抗素子が内蔵された抵抗内蔵基板において、
    　前記抵抗素子は、
    　前記各絶縁体層のうち２層以上の前記絶縁体層の表面に設けられた抵抗層が並列接続されて形成されている
    　ことを特徴とする抵抗内蔵基板。
  2. 　少なくとも１つの前記抵抗層に対向して積層されたグランド電極層をさらに備えることを特徴とする請求項１に記載の抵抗内蔵基板。
  3. 　前記各抵抗層に対向して積層された複数のグランド電極層をさらに備え、
    　前記各抵抗層は、前記各グランド電極層に挟まれていることを特徴とする請求項１に記載の抵抗内蔵基板。
  4. 　前記各グランド電極層がサーマルビアにより接続されていることを特徴とする請求項２または３に記載の抵抗内蔵基板。
  5. 　請求項１ないし４のいずれかに記載の抵抗内蔵基板を備え、
    　前記抵抗素子の両端間の電圧により電流を検出することを特徴とする電流検出モジュール。
PCT/JP2011/004051 2010-11-29 2011-07-15 抵抗内蔵基板およびこの基板を備える電流検出モジュール WO2012073400A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-264618 2010-11-29
JP2010264618 2010-11-29

Publications (1)

Publication Number Publication Date
WO2012073400A1 true WO2012073400A1 (ja) 2012-06-07

Family

ID=46171378

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/004051 WO2012073400A1 (ja) 2010-11-29 2011-07-15 抵抗内蔵基板およびこの基板を備える電流検出モジュール

Country Status (1)

Country Link
WO (1) WO2012073400A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109548283A (zh) * 2018-10-16 2019-03-29 欣强电子（清远）有限公司 一种电容板的设计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169176A (ja) * 1992-11-30 1994-06-14 Sony Corp 多層配線板及びその抵抗値調整方法
JP2004047949A (ja) * 2003-03-28 2004-02-12 Matsushita Electric Ind Co Ltd 回路基板および半導体装置
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2009158742A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169176A (ja) * 1992-11-30 1994-06-14 Sony Corp 多層配線板及びその抵抗値調整方法
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
JP2004047949A (ja) * 2003-03-28 2004-02-12 Matsushita Electric Ind Co Ltd 回路基板および半導体装置
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2009158742A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109548283A (zh) * 2018-10-16 2019-03-29 欣强电子（清远）有限公司 一种电容板的设计方法

Similar Documents

Publication Publication Date Title
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
KR102122932B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2014107552A (ja) 多層回路基板及びその製作方法
US7737818B2 (en) Embedded resistor and capacitor circuit and method of fabricating same
KR101046138B1 (ko) 다층 배선판 및 그 제조방법
CN103889165A (zh) 具有内埋元件的电路板及其制作方法
WO2015104868A1 (ja) 温度センサ
JP7315546B2 (ja) 部品内蔵基板
WO2012073400A1 (ja) 抵抗内蔵基板およびこの基板を備える電流検出モジュール
US20110061902A1 (en) Circuit board and method of manufacturing the same
TWI615075B (zh) 一種柔性線路板及其製作方法
US20130127587A1 (en) Co-fired multi-layer stack chip resistor and manufacturing method
JP2014239142A (ja) 抵抗内蔵基板およびこれを備える電流検出モジュール
KR20150079189A (ko) 전자소자 내장 기판
TW201427505A (zh) 具有內埋元件的電路板及其製作方法
JP5373912B2 (ja) 低抵抗のチップ形抵抗器とその製造方法
JP2008251850A (ja) 半導体装置および半導体装置の製造方法
US9824798B2 (en) Resistor element and method of manufacturing the same
JP4777764B2 (ja) 温度補償回路基板の製造方法
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
JP6264721B2 (ja) 多層配線基板の放熱構造
JP4885097B2 (ja) 抵抗素子を内蔵したプリント配線板の製造法
JP2014135403A (ja) プリント基板およびプリント基板の製造方法
JP2003234231A5 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11844219

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11844219

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP