JPS59133232A - ポリイミドのエツチング方法 - Google Patents

ポリイミドのエツチング方法

Info

Publication number
JPS59133232A
JPS59133232A JP728283A JP728283A JPS59133232A JP S59133232 A JPS59133232 A JP S59133232A JP 728283 A JP728283 A JP 728283A JP 728283 A JP728283 A JP 728283A JP S59133232 A JPS59133232 A JP S59133232A
Authority
JP
Japan
Prior art keywords
polyimide
etching
temperature
photoresist film
isoindoquinazolinedione
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP728283A
Other languages
English (en)
Inventor
Moriaki Fuyama
盛明 府山
Katsu Tamura
田村 克
Makoto Morijiri
誠 森尻
Masao Funiyu
舟生 征夫
Isao Nunokawa
布川 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP728283A priority Critical patent/JPS59133232A/ja
Publication of JPS59133232A publication Critical patent/JPS59133232A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の利用分野〕 本発明はポリイミドのエツチング方法に係シ、特に水酸
比テトラメチルアンモニウムとエチレンジアミンとの混
合液によりポリイミドをエツチングする方法に関するも
のである。
〔従来技術〕
従来、ポリイミドイノインドロキナゾリンジオン等のポ
リイミドのエツチング液として、ヒドラジンとエチレン
ジアミンとの混合液が用いられていた。
ところが、ヒドラジン−エチレンジアミン混合液は有毒
である為、作業時に充分な注意を要するばかりでなく、
廃液処理を完全にしなければならない。この為、安全性
の面からエツチング洗浄等の工程が煩雑になり作業性が
悪化する欠点があった。
そこで、上記欠点を除去したエツチング液として水酸化
テトラメチルアンモニウムとエチレンジアミンとの毒性
のない混合液が開発されるに到った。この、水酸化テト
ラメチルアンモニウムとエチレンジアミンとの混合液を
エツチング液に用いる場合、ポリイミドイソインドロキ
ナゾリンジオンの熱硬化温度によυそのエツチング速度
が非常に異ってしまうことが解った。即ち、一般に用い
られているポリイミドイソインドロキナゾリンジオンの
硬化温度で焼成した後、水酸化テトラメチルアンモニウ
ムとエチレンジアミンの混合液でエツチングするとエツ
チング速度が非常に小さく、この毒性のないエツチング
液の特徴が発揮されないという欠点がある。そこで、エ
ツチング速1f(r大きくするには、ポリイミドイソイ
ンドロキナゾリンジオンの熱硬fヒ温度ケ低くすればよ
いが、こ)場合、エツチング時の保護族として用いるホ
トレジスト膜?除去する時に、先にエツチングしたポリ
イミドイソインドロキナゾリンジオンが同時にエツチン
グされてしまう欠点が生じる。
〔発明の目的」 本発明の目的は、大きなエツチング速度が得られ且つホ
トレジス膜除去叡によるエツチングがない安定したエツ
チングプロセス?得ることができるエツチング方法を提
供することにある。
〔発明の概要〕
上記目的を達成する本発明ポリイミドのエツチング方法
の第1の特徴とするところは、ポリイミドr熱硬化温度
よシ低い温度で焼成した後、エツチングすることにある
また、本発明ポリイミドのエツチング方法の第2の特徴
とするところは、ポリイミドヲ熱硬化温度よシ低い温度
で第1次焼成した後、上記ポリイミドの表面に任意パタ
ーンのホトレジスト膜を形成し、露出するポリイミドを
エツチングし、次に上記第1次焼成温度よシ高い温度で
第2次焼成した後、上記ホトレジスト膜を除去すること
にある。
さらに、本発明の好ましい実施態様を述べると、焼成温
度200〜220Cにてポリイミドイソインドロキナゾ
リンジオンを焼成した後、水酸化テトラメチルアンモニ
ウムとエチレンジアミンの混合液にてエツチングし、そ
の後ホトレジスト膜を取シ除くポリイミドのエツチング
方法か、又は、第1次焼成温度160〜200Cにてポ
リイミドイソインドロキナゾリンジオン?焼成した後、
水酸化テトラメチルアンモニウムとエチレンジアミンの
混合液にてエツチングし、次に第1次焼成温度以上でポ
リイミドイソインドロキナゾリンジオンを焼成した後、
ホトレジスト膜を除去するポリイミドのエツチング方法
を採用することである。
〔発明の実施例〕
実施例1 第1図及び第2図は本発明のポリイミドのエツチング方
法の実施例1が適用される表示パネルの接続端子部を示
した概略構成図であり、第1図は平面図、第2図は第1
図の■−■断面図である。
ガラス基板1の表面に、図示されない外部基板と図示さ
れない導電エジストマとを介して接続される接続端子部
(大きさ500X600μm)2と、この接続端子部2
を除くガラス基板1の接続部主表面ヲ憶うポリイミドイ
ソインドロキナゾリンジオン膜3とが密着している。更
に、接続端子部2と表示用電極4とがリード部5によっ
て接続されている。このような表示パネルの接続端子部
を形成するには、まずポリイミドイソインドロキナゾリ
ンジオン3によりガラス基板1の接続部主表面全面を被
覆した後、接続端子部2茫覆う部分を水酸化テトラメチ
ルアンモニウムとエチレンジアミンとが官有されたエツ
チング液にて選択エツチングすることによって形成する
゛ことが出来る。
次に第1図に示した表示パネルの接続端子部の製作に於
いて、水酸fヒテトラメチルアンモニウムとエチレンジ
アミンの混合液を用いてポリイミドイソインドロキナゾ
リンジオンをエツチングする際の最適プロセスを検討し
た結果を以下述べる。
ポリイミドイソインドロキナゾリンジオンのエツチング
液として、10wt%水酸比テトラメチルアンモニウム
と98wt%エチレンジアミンとを50対50(容量比
)で混合したものを用い、ポリイミドの焼成温度r変化
させた場合のポリイミドイソインドロキナゾリンジオン
のエンチング速度は第3図に示した如くなる。尚エツチ
ング温度は50Cである。図から明らかなように、エツ
チング速度はポリイミドイソインドロキナゾリンジオン
焼成温度が高くなるに従って小さくな9.240Cで焼
成した場合のエツチング速度は200Cの場合に比較し
て1桁小さくなる。従って、エツチング速度を大きくす
る為にはポリイミドイソインドロキナゾリンジオンの焼
成温度金低くすればよいことになる。尚、第3図には示
していないがポリイミドイソインドロキナゾリンジオン
の通常の焼成温度である350Cで焼成した場合は、ポ
リイミドインインドロキナゾリンジオンは全くエツチン
グされなかった。
第1表は上記焼成温度に於けるポリイミドイソインドロ
キナゾリンジオンのエツチング後のパターン精度及びエ
ツチング性についての結果ケ示したものである。
第1表 第1表から明らかなように、ガラス基板1とポリイミド
イソインドロキナゾリンジオン膜との界面へのエツチン
グ液の浸み込みがなく、且つアンダーカット量が小さい
ポリイミドイソインドロキナゾリンジオンの焼成温度は
180t:’以上が好ましいことが解る。
しかしポリイミドイソインドロキナゾリンジオンをエツ
チングした後、ホトレジスト膜を除去しなければならな
いが、この工程でポリイミドイソインドロキナゾリンジ
オン膜3がエツチングされることがある。第4図はホト
レジスト膜を除去する条件でのポリイミドイソインドロ
キナゾリンジオン膜3のエツチング量とポリイミドイン
インドロキナゾリンジオン焼成温度との関係を示したも
のである。ここで用いられるホトレジスト膜の除去液は
通常の除去液であシ、その除去条件は90C−2mrn
である。この図から明らかになったことは、ポリイミド
イソインドロキナゾリンジオン焼成温度が200C以上
になると、除去液によるエツチング量がO14μm程と
ほぼ一定になることである。従って、第3図ではポリイ
ミドイソインドロキナゾリンジオンの焼成温度は低いほ
どよいが、第4図に於いては、この焼成温度が200c
以下ではエツチング量が大きくなって好ましくないこと
が解る。結局、第3図及び第4図からポリイミドイソイ
ンドロキナゾリンジオンの焼成温度としては約200C
〜220Cがよく、その際の本実施例の水酸化テトラメ
チルアンモニウムとエチレンジアミンのエツチング液に
よるエツチング速度ld 0.7〜1.0μm/mix
となる。同、ポリイミドイソインドロキナゾリンジオン
焼成温度として220C以上用いてもよいが、この場合
はエツチング速度が極端に小さくなる。
以上、ポリイミドイソインドロキナゾリンジオンの焼成
温度’に200t:’〜220cに選ぶことにより、ポ
リイミドイソインドロキナゾリンジオン膜3全ノンヒド
ラジン液でパターン精度よくエツチングし得るプロセス
を得ることが出来る。
ところでポリイミドイソインドロキナゾリンジオン膜は
一般に層間絶縁膜として利用される。従って、ポリイミ
ドインインドロキナゾリンジオン膜が完全に絶縁特性を
得る為の焼成条件は350C−60minである。しか
しポリイミドイソインドロキナゾリンジオン膜に350
 c−60mmで焼成した場合は、前述したように水酸
化テトラメチルアンモニウムとエチレンジアミン混合液
では全くエツチングすることが出来ない。そこで、本実
施例のエツチングプロセスによりポリイミドイソインド
ロキナゾリンジオン膜をエツチングした後、絶縁特性を
得る工程を加えて層間絶縁膜として機能させることにな
るっ 第5図は本実施例によるポリイミドイソインドロキナゾ
リンジオンのエツチングプロセスを示したもので、まず
、ガラス基板1にポリイミドイソインドロキナゾリンジ
オン?厚さ約4μm塗布した後、200〜220cの間
で110分間第1次焼成する。次に、公知の方法によっ
てホトレジスト膜を形成した後、次に例えば10ut%
水酸化テトラメチルアンモニウムとエチレンジアミンの
容積比が50対50のエツチング液にて、エツチング温
度5(I”でこれをエツチングする。その後、ホトレジ
スI’ Bi 2除去液90t:’−2醋(例えば東京
大間製OM H,−83除去液)で除去した後、次に3
50 tZ’ −60rmnでポリイミドイソインドロ
キナゾリンジオン焼成温度する。このような工程により
第1図に示すような素示パネルのポリイミドイソインド
ロキナゾリンジオン膜3を形成することができる。
本実施例によれば、200〜220Cにてポリイミドイ
ソインドロキナゾリンジオン膜3fzr:焼成した後、
水酸化テトラメチルアンモニウムとエチレンジアミンの
混合液によりエツチングすることにより、エツチング速
度を大きくすることができ、しかもホトレジスト膜除去
液で殆どエツチングされず、安定なエツチングプロセス
を得る効果がある。この為、エツチング液として毒性が
ない水酸化テトラメチルアンモニウムとエチレンジアミ
ン混合液を使用することが出来る為、エツチングの作業
性が向上し、且つ廃液処理が容易となる効果があめ。又
、廃液処理が容易となることがら表示パネルの接続端子
部等の製造原価を安価とする効果がある。
尚、上記実施例ではポリイミドイソインドロキナゾリン
ジオンを例にとって説明したが、これ以外のポリイミド
系樹脂のエツチングにも水酸化テトラメチルアンモニウ
ムとエチレンジアミン混合g!i、ヲ用いる本実施例の
エツチングプロセスを適用することが出来る。
実施例2 ポリイミドイソインドロキナゾリンジオン膜の水酸化テ
トラメチルアンモニウムとエチレンジアミ/混合液によ
るエツチング速度は、ホトレジスト膜の除去液によるエ
ツチング量が小さい限シにおいて、大きいほどよいこと
は勿論である。しかし、第3図に示したようにエツチン
グ速度を増化させり為にポリイミドイソインドロキナゾ
リンジオンの第1次焼成温度’に200C以下とすると
、ホトレジスト膜の除去液によるエツチング量が大きく
なってしまい、エツチング速度を増加させることは困難
であった。そこで、本実施例では、ポリイミドイソイン
ドロキナゾリンジオン焼成温度’に200C以下として
、ポリイミドイソインドロキナゾリンジオンのエツチン
グ速度を実施例1の1、Oti m/min (第1次
焼成温度200C)に比較して3〜10倍に出来、且つ
ホトレジスト膜の除去液によるポリイミドイソインドロ
キナゾリンジオンエツチング量が200Cで焼成した場
合と同じとなるエッチングプロセスヲ説明する。
本実施例のエツチングプロセスの基本は、例えばポリイ
ミドインインドロキナゾリンジオンヲ第1次焼成温度1
60Cで焼成したものを水酸化テトラメチルアンモニウ
ムとエチレンジアミンの混合液でエツチングした後、ポ
リイミドイソインドロキナゾリンジオン膜とホトレジス
ト膜とを前記ポリイミドイソインドロキナゾリンジオン
の第1次焼成温度以上で第2次焼成する。その後ホトレ
ジスト膜を除去する。このような本実施例のエツチング
プロセスに於いて重要なのは第2次焼成温度条件である
。即ち、第2次焼成温度条件は、ホトレジスト膜の除去
液でエツチングされない為に第4図から200C以上必
要であるが、第2次焼成後ホトレジスト膜がポリイミド
イソインドロキナゾリンジオン膜から容易に剥離されな
ければならないことを考えると、第2次焼成温度金あま
り高くすることが出来ない。これは、ホトレジスト膜の
ボストベーク温度が120Cで60Mの条件であること
から、第2次焼成温度をあまり高くするとポリイミドイ
ソインドロキナゾリンジオンとホトレジスト膜とが反応
して密着してしまう為である。
第6図は、ポリイミドイソインドロキナゾリンジオンを
第1次焼成温e160〜240cと変化させて60分間
焼成した試料全エツチングした後、ポリイミドインイン
ドロキナゾリンジオンとホトレジスト膜と?−諸に第2
次焼成し、ホトレジスト膜を除去した時のポリイミドイ
ソインドロキナゾリンジオンのエツチング蔗を調べた結
果である。
この場合、取り敢えず第4図の結果から第2次焼成条件
は200C−60mとした。この図から明らかなように
、第1次焼成温度160〜180cに於けるポリイミド
イソインドロキナゾリンジオンのホトレジスト膜除去液
によるエツチング量は、第1次焼成温度’に200Cと
した場合とほぼ同じ0.2μm程度となシ、第4図の結
果0.4μm程度より更に改善されている。従って、こ
の結果から第2次焼成温度に200tZ”とすれば、第
1次焼成温度は160〜180Cの範囲のどの値でも用
いることが出来、ポリイミドイソインドロキナゾリンジ
オンのエツチング速度を実施例1の約3〜10倍とする
ことが出来る。
次にポリイミドイソインドロキナゾリンジオンの第1次
焼成温度に160Cとして焼成した後、水酸化テトラメ
チルアンモニウムとエチレンジアミ/の混合液によって
エツチングし、次いでポリイミドイソインドロキナゾリ
ンジオン月菓とホトレジスト膜とk  1Hに200〜
280tZ’の間で第2次焼成する。その後ホトレジス
ト膜を除去した場合のホトレジスト膜の除去度合につい
て調べその結果を第2表に示した。尚、この場合第2次
焼成時間は全て60分であめ。
紀 2 表 第2表から明らかなように、第2次焼成温度が260C
以上になると、ポリイミドインインドロキナゾリンジオ
ンとポトレジスHgが反応して、ポリイミドイソインド
ロキナゾリンジオン表面に島状にところどこ〈5ホトレ
ジスト膜が残ることが解った。[ム]、ホトレジスト膜
の使用条件としては実施例1と同じ9oc−2=である
。従って、本実施例の第2次焼成温度としては200〜
240Cの範囲がよいことが解る。父、ここでは示さな
かったがホトレジスト膜の除去時のポリイミドイソイン
ドロキナゾリンジオンのエツチング量は1.5〜2.5
μ口1の範囲にあり、第6図で示したのとほぼ同じ結果
を得ていること金確認しているう更に、第2次焼成温度
’k180Cとした場合は、ホトレジスト膜の除去液に
よるポリイミドイソインドロキナゾリンジオンのエツチ
ングの防止効果が全くなく、そのエツチング量は0.5
μmとなシ第3図の結果とほぼ同じとなった。
第7図は上記の結果から決められた本実施例のポリイミ
ドイソインドロキナゾリンジオンのエツチングプロセス
を示したものである。まず、基板にポリイミドイソイン
ドロキナゾリンジオンを厚さ4μmで塗布した後、16
0〜180Cの範囲で60分間第1次焼成する。次に公
知の方法によってホトレジスト膜を形成し、次に、例え
ば10wt%水酸化テトラメチルアンモニウムとエチレ
ンジアミンとの容量比が50対50のエツチング液にて
ポリイミドイソインドロキナゾリンジオン膜をエツチン
グ温度50Cでエツチングする。その後、ポリイミドイ
セインドロキナゾリンジオンとホトレジスト膜とを20
0〜240Cの範囲で60分間第2次焼成する。その後
、ホトレジスト膜全除去液にて除去した<k、35 Q
C−60rruyrでポリイミドインインドロキナゾリ
ンジオン膜を本焼成する。このような本実施例のエツチ
ングプロセスにより、ポリイミドイソインドロキナゾリ
ンジオンのエツチング速度ケ4〜10μm/mjAとす
ることが出来、特にエツチング速度を実施例1より大き
くすることが出来、他の効果は同様である。
〔発明の効果〕
以上記述した如く本発明のポリイミドのエツチング方法
によれば、ポリイミドのエツチング速度を大きく出来且
つホトレジスト膜の除去液によるエツチングを殆どなく
す安定なエツチングプロセスを得る効果がある。
【図面の簡単な説明】
第1図及び第2図は本発明のポリイミドのエツチング方
法の実施例1が適用される表示パネルの接続端子部分の
概略構成図、第3図はポリイミドインインドロキナゾリ
ンジオン膜のエツチング速度と第1次焼成温度との関係
を示した線図、第4図はポリイミドイソインドロキナゾ
リンジオンのホトレジスト膜去去液によるエツチング量
と第1次焼成温度との関係忙示した線図、第5図は実施
例1のポリイミドイソインドロキナゾリンジオン膜のエ
ツチングプロセス勿示したチャート図、第6図は本発明
の実施例2によるポリイミドイソインドロキナゾリンジ
オンのホトレジスト膜除去液によるエツチング量と第1
?′に焼成温度との関係を示した線図、第7図il′i
実施例2によるポリイミドイソインドロキナゾリンジオ
ン膜のエツチングプロセスを示したチャート図であゐ。 第1 品 穿2図 第3 図 焼N滉叡’C) 火光Px、温屓(て) 2育−乙 図 境ルく謬lλt(’こ)

Claims (1)

  1. 【特許請求の範囲】 1、ポリイミドケエッチング液によってエツチングする
    ものに於いて、ポリイミドを熱硬化温度より低い温度で
    焼成した後、エツチングすること全特徴とするポリイミ
    ドのエツチング方法。  、2、ポリイミドをエツチン
    グ液によってエツチングするものに於いて、ポリイミド
    を熱硬化温度よシ低い温度で第1次焼成した後、上記ポ
    リイミドの表面に任意パターンのホトレジスト膜を形成
    し、露出するポリイミドをエツチングし、次に上記第1
    次焼成温度よシ商い温度で第2次焼成した後、上記ホト
    レジスト膜を除去すること全特徴とするポリイミドのエ
    ツチング方法。 3、特許請求の範囲第1項または第2項に於いて、上記
    エツチング液は水酸化テトラメチルアンモニウムとエチ
    レンジアミンとr含有するエツチング液であること全特
    徴とするポリイミドのエツチング方法。 4、特許請求の範囲第1項または第2項に於いて、上記
    ポリイミドはポリイミドイソインドロキナゾリンジオン
    であること全特徴とするポリイミドのエツチング方法。 5、特許請求の範囲第1項に於いて、上記焼成温度を2
    00C〜220Cとすることを特徴とするポリイミドの
    エツチング方法。 6、特許請求の範囲第2項に於いて、上記第1次焼成温
    度を160C〜180Cとし、上記第2次焼成温度を2
    00C〜240Cとすることを特徴とすめポリイミドの
    エツチング方法。
JP728283A 1983-01-21 1983-01-21 ポリイミドのエツチング方法 Pending JPS59133232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP728283A JPS59133232A (ja) 1983-01-21 1983-01-21 ポリイミドのエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP728283A JPS59133232A (ja) 1983-01-21 1983-01-21 ポリイミドのエツチング方法

Publications (1)

Publication Number Publication Date
JPS59133232A true JPS59133232A (ja) 1984-07-31

Family

ID=11661675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP728283A Pending JPS59133232A (ja) 1983-01-21 1983-01-21 ポリイミドのエツチング方法

Country Status (1)

Country Link
JP (1) JPS59133232A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176135A (ja) * 1986-01-30 1987-08-01 Hitachi Ltd 樹脂膜のエツチング方法
JPS636503A (ja) * 1986-06-26 1988-01-12 Kyodo Printing Co Ltd ポリアミド酸膜の熱硬化方法
JPH03133132A (ja) * 1989-10-06 1991-06-06 Internatl Business Mach Corp <Ibm> 導電体パターン形成方法
WO2004004430A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US7002081B2 (en) 2002-06-27 2006-02-21 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176135A (ja) * 1986-01-30 1987-08-01 Hitachi Ltd 樹脂膜のエツチング方法
JPS636503A (ja) * 1986-06-26 1988-01-12 Kyodo Printing Co Ltd ポリアミド酸膜の熱硬化方法
JPH0723427B2 (ja) * 1986-06-26 1995-03-15 共同印刷株式会社 ポリアミド酸膜の熱硬化方法
JPH03133132A (ja) * 1989-10-06 1991-06-06 Internatl Business Mach Corp <Ibm> 導電体パターン形成方法
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
WO2004004430A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US6824959B2 (en) 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US7002081B2 (en) 2002-06-27 2006-02-21 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
US7159308B2 (en) 2002-06-27 2007-01-09 Ppg Industries Ohio, Inc. Method of making a circuit board

Similar Documents

Publication Publication Date Title
EP0160742A1 (en) Slope etch of polyimide
JPS58182833A (ja) 集積回路の平面化方法
CA1155736A (en) Method of etching polyimide
JPS61501738A (ja) 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法
JPS63274158A (ja) ガラス層のプレーナ化方法
JPS59133232A (ja) ポリイミドのエツチング方法
JPS5558331A (en) Forming method for forsterite insulation film of anisotropic silicon steel plate
US4328263A (en) Method of manufacturing semiconductor devices using lift-off technique
US4867838A (en) Planarization through silylation
US3979238A (en) Etchant for silicon nitride and borosilicate glasses and method of using the etchant
JPS625356B2 (ja)
JPS5723246A (en) Method of constituting bonding pad of thin film hybrid integrated circuit
JPH0130295B2 (ja)
JPS54159886A (en) Production of semiconductor device
JPS61216329A (ja) 半導体装置の製造方法
JPS59214228A (ja) 半導体装置の製造方法
JPH05832A (ja) ガラス系素材のエツチング加工方法
JPS6058795B2 (ja) Ni薄膜エツチング方法
SU965317A1 (ru) Способ изготовлени преобразователей изображений
JPH05263216A (ja) 基板上に金属パターンを形成する方法及び薄膜磁気ヘッドの製造方法
JPH03124459A (ja) 電極とその形成方法
JPH0946044A (ja) 積層セラミック回路基板の製造方法
JPS601711A (ja) 絶縁膜の形成方法
JPS5443466A (en) Electrode formation method for semiconductor device
DE10008813A1 (de) Verfahren zur Herstellung einer Flachgrabenisolationsstruktur