JPS61501738A - 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 - Google Patents

集積回路構造の多層メタライゼ−ションのためのダブル平面化方法

Info

Publication number
JPS61501738A
JPS61501738A JP60501435A JP50143585A JPS61501738A JP S61501738 A JPS61501738 A JP S61501738A JP 60501435 A JP60501435 A JP 60501435A JP 50143585 A JP50143585 A JP 50143585A JP S61501738 A JPS61501738 A JP S61501738A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
insulator
dry etching
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60501435A
Other languages
English (en)
Inventor
トーマス,マモン
コヤマ,リンダ・ジエイ
Original Assignee
アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド filed Critical アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Publication of JPS61501738A publication Critical patent/JPS61501738A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路構造の多層メタライゼーションのためのダブル平面化方法 [ 1、明の゛ 術的分野 この発明は、複数のメタライゼーション層を有する集積回路構造を作るための方 法に関するものである。より詳しく言えば、この発明は、メタライゼーション層 間に置かれる絶縁層を平滑にするための平面化の改良された方法に関するもので ある。
2、 1技術の説明 集積回路構造の製作において、構造での回路素子の密度が増加し続けているため 、複数のメタライゼーション層を有する構造を提供することが益々重要になって きている。
不連続または他の傷なしに、メタライゼーション層を上に重ねるためには、メタ ライゼーション層の下にある表面ができるだけ平坦であるかまたは平らであるこ とが望ましい。
これはドープされたガラスを使用して為遂げられ、ガラスはその後軟化点まで加 熱され、段をより平坦に覆い、かつ次のメタライゼーション層の下の表面をより 平らにする。
しかしながら、ドープされたガラスを軟化するために集積回路構造に熱を加える のは望ましくない。
それゆえ、その後メタライゼーション層を施す準備として、平面化の方法で絶縁 層の表面を平滑にすることが慣例となっている。絶縁材料、たとえば酸化物が第 1メタライゼーション層上に施され、続いてエツチング後簡単に除去することが できる別のエツチング可能な材料、たとえばフォトレジスト層が施される。次に 絶縁体およびフォトレジストは、等方性反応イオンエツチングのようなドライエ ツチングを受ける。ドライエツチングで、フォトレジストの部分と同様に、下に ある絶縁体の隆起した部分も除去される。それからフォトレジストは選択的に除 去され、段をよりうまく覆って、下にある表面をより平滑にする。もし平面化が まだ所望したほど平滑でなければ、先行技術のアプローチでは、より厚い絶縁層 、および絶縁体の隆起した部分のより深いエツチングが使用される。
しかしながら、金属ライン間の間隔を縮小するだけでな(金属ピッチを減少する より新しい集積回路技術の出現のため、よりよい平面化を為遂げるためにそのよ うな厚い絶縁層を使用することは逆効果となっている。析出される絶縁材料、た とえば酸化物は開口の側壁の頂部に隣接してより速く析出されるという傾向のた め、そのような厚い絶縁層を使用すると、メタライゼーション層の狭い開口の底 に隣接して空隙が形成される。
もしそのような空隙が生じて、絶縁材料がさらに施されるにつれてすっかり覆わ れるなら、たとえばフォトレジスト材料が続いて施されても、この空隙領域に浸 透することはできないだろう。それゆえに、次のエツチングは空隙を覆っている 絶縁体を除去し、したがって空隙を露出し、根本釣には、企てた平面化と正反対 の位置に非平面的な段付の領域を設ける。さらに、露出された空隙の底部分の下 の絶縁体は、下にある表面上の絶縁体を容認できない厚さまで簿りフるためにエ ツチングされる。
全り驚りべきことだが、金属ピッチがより小さく、また金属ライン間の間隔がよ り接近していても、絶縁層に望ましくない空隙を形成する危険なく所望の平面化 を為遂げることができる。
1」悲IL それゆえ、この発明の目的は、集積回路構造のメタライゼーション層上に施され た絶縁層を平面化するための改良された方法を提供することである。
この発明のもう1つの目的は、2ステツプの平面化方法を使用して、集積回路構 造のメタライゼーション層上に施された絶縁層を平面化するための改良された方 法を提供することである。
この発明のまたもう1つの目的は、絶縁材料の薄い層がメタライゼーション層上 に置かれ、絶縁体のより高い部分を除去するために、たとえばドライエツチング によって平滑にされた後、絶縁材料の層がさらに施されかつ平滑にされる2ステ ツプの平面化方法を使用して、集積回路構造のメタライゼーション層上に施され た絶縁層を平面化するための改良された方法を提供することである。
ざらにこの発明の目的は、絶縁材料の薄い層がメタライゼーション層上に置かれ 、第2のエツチング可能な材料でコーティングされた後、絶縁材料のより高い部 分を除去するためにドライエツチングによって平滑にされ、その後第2の材料は 除去され、絶縁材料の層がさらに施されかつ平滑にされる2ステツプの平面化方 法を使用して、集積回路構造のメタライゼーション層上に施された絶縁層を平面 化するための改良された方法を提供することである。
この発明に従って、改良された方法が集積回路構造を平面化するために提供され ており、その方法は、1つ以上の開口を有するメタライゼーション層上に、メタ ライゼーション層の開口に施された絶縁体の部分に空隙が形成されるのを避ける ため、十分薄い絶縁層を施し:たとえば絶縁体をドライエツチングして、絶縁体 の高い部分を除去することによって絶縁層を平滑にし:第1絶縁層上にさらに絶 縁層を施し:かつ、たとえばドライエツチングで高い部分を除去することによっ て、さらに施された絶縁層を平滑にするステップを含み、それによって結果とし て生じた平滑にされた絶縁体表面は実質的に平らであり、かつ実質的に空隙がな い。
図面の簡単な説明 第1A図は、先行技術の集積回路構造の部分の垂直断面図であり、酸化物層を施 して平面化し、メタライゼーション層の開口に空隙が形成される第1のステップ を図解している。
第1B図は、第1A図の先行技術構造が、施された酸化物層が部分的にエツチン グされて取去られた後の垂直断面図である。
第2A図は、パターン化されたメタライゼーション層を有する集積回路構造の垂 直断面図である。
第2B図は、この発明に従って施された第1平面化メタライゼーション層を有す る集積回路構造の垂直断面図である。
第2C図は、第2A図に、段の上で滑かに移行するために、第2材料の層が絶縁 層上にスピンされるか、または析出された、垂直断面図である。
第2D図は、第2B図の集積回路構造に、第2材料および絶縁材料が部分的にエ ツチングされた、垂直断面図である。
第3A図は、第2D図の構造に、部分的にエツチングされて取去られた第1絶縁 層上に第2絶縁層が施された、垂直断面図である。
第3B図は、第3A図の構造に、平面化するために第2材料の層がざらに第2絶 縁層上に施された、垂直断面図である。
第3C図は、第3B図の構造が、第2エツチングを受け、さらに第2材料の層お よび第2絶縁層の部分が除去されている、垂直断面図である。
第4A図は、第3C図の構造に、ざらにメタライゼーション層が施されかつパタ ーン化されて、第2メタライゼーション層に開口を形成している、垂直断面図で ある。
第4B図は、第4A図の構造に、絶縁層が第2メタライゼーション層上に析出さ れた、垂直断面図である。
第4C図は、第4B図の構造に、第2材料が絶縁層上に施された、垂直断面図で ある。
第4D図は、第4C図の構造が、さらにエツチングを受けて、除去可能な材料の 少なくとも一部分および第2メタライゼーション層上の絶縁材料を除去した、垂 直断面図である。
第5A図は、第4D図の構造に、第2絶縁層が置かれた、垂直断面図である。
第5B図は、第5A図の構造に、さらに第2材料の層が第2絶縁層上に置かれた 、垂直断面図である。
第5C図は、第5B図の構造が、さらにエツチングを受けて、第2材料の部分お よび第2絶縁層を除去した後の、垂直断面図である。
第6図は、第5C図の構造に、パターン化された第3メタライゼーション層が施 された、垂直断面図である。
好ましい の7日 この発明は、金属の層をさらに施すことを容易にするためにメタライゼーション 層上に置かれた絶縁体の平面化を為遂げる一方、メタライゼーション層がさらに 施される絶縁体の表面が十分平らでない場合に生じることがある不運続を避ける ために、改良された方法を提供する。
第1A図および第1B図を参照すると、先行技術の問題が図解されている。下に ある集積回路構造2の上にはメタライゼーション層が析出され、それはパターン 化されて金属ライン6および開口8を設ける。絶縁材料、たとえば酸化物!1i 18は、金属ライン6上に施される。しかしながら、開口8は、隣接している金 属ライン6間でかなり小さいまたは狭い開口である。それゆえ、絶縁材料18で 満すと、尖った先端18aおよび18bが形成され、開口8の頂部のちょうど上 で共に成長し、どんな絶縁材料も含まない閉込められた領域すなわち空隙領域を 残す。
標準的な方法に従って絶縁材料を施した後、絶縁材料と同じ平滑化技術、たとえ ばドライエツチングに反応する第2材料の層22が、絶縁層18上に施される。
この第2材料は、平滑化動作後、容易に除去できるように前もりて選ばれ、たと えば、ドライエツチング工程が完了した後溶解されるフォトレジスト材料である 。次に、2層がプラズマエツチングのようなドライエツチングを受け、絶縁層1 8と層22との上の部分を除去する。
しかしながら、第1B図に示されるようにエツチング液は絶縁層18の充分な量 を除去し、第1B図の14に見られるようにエツチングされて取去られた尖った 先端18aと18bとの間に開口9を作り出すことによって空隙領域10を露出 する。さらに、開口または空隙10が露出されるだけでなく、プラズマエツチン グで空隙1oの下の層18の部分がさらにエツチングされて取去られ、14で示 されるように、下にある集積回路構造2上の酸化物の量が過度に減少している。
第2A図を参照すると、発明の工程が工程ごとに説明され図解される。第2A図 では、先に成長または析出された酸化物部分32.34、および36を有する集 積回路構造30が図解される。金属ライン40.42、および44は、構造上に 施されているパターン化されたメタライゼーション層を表す。金属ライン40と 42との間の開口46は、金属ライン42と44との間の間口48よりもかなり 狭くなっていることが注目されよう。
第2メタライゼーション層が、金属ライン40.42、および44上に析出され かつパターン化される前に、層間の低い静電容量、ならびに優れたブレークダウ ン、および短絡保護に十分な厚さを有する絶縁層を設けることが必要である。こ の絶縁層は、酸化物層の析出または成長によって形成されるか、または施される が、次に施されるメタライゼーション層にできるだけ平滑な表面を設けて第2メ タライゼーション層の不連続を避けるために、平面化されなければならない。先 行技術では、十分な厚さの絶縁体が、狭い開口46に空隙を生じることなく析出 または成長されるのは困難であった。
第2B図を参照すると、絶縁l!!50は金属ライン40゜42、および44上 に施されている。絶縁層5oの尖った先端部分52および54は十分形成されて おらず、先に第1A図で図解された先行技術の方法と同様、絶縁層50に空隙を 生じる。これは、46で示される開口のように最も間隔が接近している金属ライ ン間の間隔によって厚さが決まる薄い層として、絶縁層50が施されているから である。
金属ラインの間隔が接近すればするほど、この発明の工程に従って、最初の絶縁 層50はますま簿くなり、隣接している金属ライン間の狭い開口を満す絶縁材料 の部分に空隙が形成されるのを避けなければならない。
都合よく使用される絶縁材料は、二酸化シリコンのような酸化物であるかもしれ ない。しかしながら、他の絶縁材料、たとえば窒化シリコン、アルミナまたは燐 でドープされた二酸化シリコンを、二酸化シリコンの代わりに使用してもよい。
この発明に従って、絶縁材料の第1層の厚さは、隣接している金属ライン間の間 隔によって決まる。狭い間隔で隣接している金属ライン間の間隔が狭くなればな るほど、絶縁材料の第1層は益々薄くなる筈である。たとえば、隣接している両 金属ライン間の間隔が約2ミクロンであるとき、絶縁材料の第1層の厚さは約8 oOOオングストロームであるだろう。もし隣接している金属ライン間の間隔が わずか約1.5ミクロンであれば、約5000オングストロームの厚さが第1絶 縁層として選択される。
第2C図では、第2材料の層60が、絶縁層50上に析出されている。層6oの 目的は、絶縁層50で満されていない、たとえば、56および58で示されるよ うな低い部分を満すことができる材料を提供することである。第2層6oを構成 する材料は、絶縁材料50が除去されるのとほぼ同じかまたはわずかに遅い速度 で、たとえばドライエツチングのような平滑化工程によって除去されることが可 能な材料でなければならない。さらに、材料60は、有機材料のような材料を含 み、平滑化動作後、たとえば湿式化学手段によって、絶縁層を破裂することなく 選択的に除去可能である。
集積回路製作の他の目的で既に使用されている特に便利な材料は、フォトレジス ト材料の有機コーティングである。
たとえばシプリ−1470またはコダック747のようなフォトレジスト材料は 、第2C図に示されるように7オトレジストも二酸化シリコンも存在する、当業 者には周知の適当なエツチング条件では、二酸化シリコンとほぼ同じ速度でエツ チング可能であることが知られている。ドライエツチングのような平滑化工程後 、フォトレジスト材料の残りは下にある酸化物層を腐蝕しない有機溶剤で除去さ れる。
フォトレジストまたは他の第2コーティング層の厚さは、絶縁層のより高い部分 の厚さを過度に形成することなく、絶縁層の低い場所または部分を満すのに十分 でなければならない。これは、絶縁層、および絶縁層の上に置かれたフオドレジ ストのような他のコーティング材料の部分を続いて除去するために使用される平 滑化手段、または除去手段の形式に基づいて異なる。両材料はほとんど同じ除去 速度を提供するために前もって選ばれると仮定すると、たとえばプラズマエツチ ングのような異方性ドライエツチングなどの方法で、両材料の等しい量が除去さ れる。
残っているフォトレジスト材料は、その後溶解されて取去られるため、フォトレ ジスト材料は、絶縁体の隆起した部分上では過度に厚くなく、エツチング手段で その高い部分を除去できることも重要である、なぜならば絶縁材料のこの高い部 分を除去することが平滑化ステップの最終目標であるからである。
第2D図を参照すると、第1平滑化ステツプ後の集積回路構造が示され、酸化物 層50.および上に重なっているフォトレジスト材料60は、異方性反応イオン エツチングのようなドライエツチングにさらされ、かつ残っているフォトレジス ト材料は酸素プラズマに続いてアセトンのような有機溶剤で除去される。尖った 先端52および54の大部分は除去され、層50−上に部分52−および54− だけ残すことが注目されよう。さらに、開口56′は第2C図の開口56と比べ て非常に浅いために、開口56−の幅が狭いにもかかわらず、次の平面化段階の 間に、この窪みを満すことが可能または容易になる。
したがって、前述のステップおよび添付の図は、この発明のダブル平面化方法の 第1平面化段階を説明している。
実質的に平らな面は、空隙を形成することなく既に作り出されていることがここ で注目されよう。しかしながら、最初の絶縁層50が薄いために、またその後そ れにエツチング工程を施すことによってさらに簿くなっているために、たとえば 第2D図の64.66、および68で示されるが、残っている酸化物層50′は 、金属ラインのかどのいくつかに隣接してかなり薄い。さらに、先に注目された ように開口56′が残っているが、第2メタライゼーション層が施される前に満 されなければならない。
第3A図を参照すると、絶縁体材料、たとえば酸化物材′料の第2の層70は、 絶縁層50′に施されている。第2絶縁材料は56′で開口を満し、また部分6 4.66、および68上に被覆されて酸化物を厚くしていることがすぐ注目され よう。
第3B図で示されるように、第2絶縁層70はさらにフォトレジスト材料の層8 oでコーティングされ、第1平面化段階での層6oと同じように働く。第2絶縁 層70および第2の層80がもしあるなら、第1平面化段階のようにエツチング されて、第3C図で示されるように第1酸化物層50′上に重なっている層70 ′を設ける。部分64.66、および68は、それぞれ金属ライン40,42、 および44上に重なっていて、必要な絶縁を与えるのに充分な厚さの酸化物を有 していることがわかるだろう。また、開口56′は満され平滑にされることが注 目されよう。
出願人の2段階平面化方法では、第1段階の平面化が既に第1絶縁層を実質的に 平らにしているために、特に第2段階に使用されるときにはエツチングの前に第 2材料を絶縁材料上に使用する必要がないために、先に平面化された第1絶縁層 上に第2絶縁層をより平滑に析出できることが、ここでさらに注目されるべきで ある。
集積回路構造は十分平面化されていて、第4A図に示されるようにパターン化さ れた第2メタライゼーション層を安全に施して金属ライン9oおよび92を形成 することができる。金属ライン90および92は酸化物層50”および70−上 に重なり、それは1絶縁層72として示される。
第4B図では、第1絶縁層100は金属ライン90および92上に施されていて 、尖った先端すなわち層状の部分102.104.106、および108を形成 している。第4C図では、フォトレジスト材料の層110が、絶縁層1oO上に 施されている。フォトレジスト層110は、尖った先端102.104.106 、および108に隣接している部分を満し、また金属ライン90と92との間の 開口を満す際に形成された段のために残された開口109を112で満すことが 注目されよう。次に第4D図で示されるように、絶縁層100およびフォトレジ ストI!1.10が、先の平面化段階と同様ドライエツチングを受け、続いてフ ォトレジスト層110の残りが化学的に除去され、金属ライン90および92上 に絶縁層100−を残す。
第5A図に示されるように第2酸化物層120は絶縁層100′上に施され、続 いて第5B図に示されるように選択的にフォトレジスト層130が析出される。
次に絶縁層120および選択的フォトレジスト層130がさらにドライエツチン グ段階を受け、続いて、もしあればフォトレジスト層130が選択的に除去され 、第1酸化物層100−上に第2酸化物層120′を設ける。層120′および 100−には、絶縁層134が施され、続いて第6図に示されるようにパターン 化されているメタライゼーション層がさらに施され、金属ライン140および1 42を設ける。
今説明したこの発明の2段階平面化方法を、集積回路構造を製作する成るレベル で使用してもよいし、たとえば上に重なっているメタライゼーション層が下にあ るメタライゼーション層におけるほど金属ラインピッチが小さくなく、また金属 ライン間の間隔が接近していない場合に1平面化方法をメタライゼーションの別 のレベルで使用してもよいことが注目されるべきである。このような場合、第3 メタライゼーション層が金属ラインの第2の層上に所望されないなら、もちろん 上部メタライゼーションラインに、単に一段階の平面化を使用することが可能だ ろう。もし必要なら、金属層を追加して繰返してもよい。
したがって、この発明の新規の方法は、今説明したように、金属ライン上に置か れた絶縁層の平面化を提供することであ□す、それによって次のメタライゼーシ ョン層は不連続の危険なく酸化物層上に置かれる。しかしながら、新規の2段階 の平面化のために、特に、間隔の狭い金属ライン間に作り出された開口に絶縁材 料が析出されて、空隙の発生が避けられる。
国際調査報告

Claims (13)

    【特許請求の範囲】
  1. 1.(a)1つ以上の開口を有するメタライゼーション層上に、前記メタライゼ ーション層の開口に析出される絶縁体の部分に空隙が形成されるのを避けるのに 十分薄い絶縁層を施し、 (b)前記絶縁体の高い部分を除去することによって前記絶縁層を平滑にし、 (c)前記第1絶縁層上にさらに絶縁層を施し、かつ(d)前記絶縁体の高い部 分を除去することによって、前記さらに施された絶縁層を平滑にし、それによっ て、結果として生じた平滑にされた絶縁体の表面は実質的に平らで、かつ実質的 に空際がない、集積回路構造を平面化するための改良された方法。
  2. 2.前記絶縁層の前記平滑化が、前記絶縁体の上部表面をドライエッチングする ことによって行なわれる、請求の範囲第1項記載の方法。
  3. 3.前記ドライエッチングステップの前に、前記絶縁材料を第2エッチング可能 材料でさらにコーティングするステッブを含む、請求の範囲第2項記載の方法。
  4. 4.(a)1つ以上の開口を有するメタライゼーション層上に、前記メタライゼ ーション層の前記1つ以上の開口に施される絶縁材料の部分に空隙が形成される のを避けるのに十分薄い絶縁層を施し、 (b)少なくとも部分的に、前記絶縁体によって形成された段を満し、かつドラ イエッチングされることが可能な第2材料で前記絶縁体をコーティングし、(c )前記絶縁体の部分および前記第2材料をドライエッチングして取去り、それに よって前記絶縁体の最も高い部分が部分的に除去され、 (d)前記第2材料の残っている部分を選択的に除去し、 (e)前記第1層上に、さらに絶縁層を施し、かつ(f)前記第2絶縁層の最も 高い部分を除去するために、前記さらに施された絶縁層をドライエッチングし、 それによって、結果として生じるエッチングされた表面は実質的に平らとなり、 かつ実質的に空際がない、集積回路構造を平面化するための改良された方法。
  5. 5.ドライエッチングされることが可能な第2材料で前記さらに施された絶縁層 をコーティングして、前記絶縁体上の低い領域を少なくとも部分的に満し、かつ 前記ドライエッチングステップ後前記第2材料を除去するステップを含む、請求 の範囲第4項記載の方法。
  6. 6.前記さらに施された絶縁層を施すことができるように、前記第1絶縁層が、 前記ドライエッチング後選択的に除去される有機材料でコーティングされる、請 求の範囲第4項記載の方法。
  7. 7.前記絶縁層が酸化物材料を施したものを含む、請求の範囲第4項記載の方法 。
  8. 8.前記醸化物材料が二酸化シリコンを含む、請求の範囲第7項記載の方法。
  9. 9.前記ドライエッチングが非等方性エッチングを含む、請求の範囲第9項記載 の方法。
  10. 10.前記非等方性エッチングが、非等方性反応イオンエッチングである、請求 の範囲第9項記載の方法。
  11. 11.前記第2材料が、前記ドライエッチングによって部分的に除去されること が可能な有機材料を含む、請求の範囲第9項記載の方法。
  12. 12.前記有機材料が、ドライエッチング速度が前記酸化物のエッチング速度に 実質的に類似のフォトレジスト材料を含む、請求の範囲第11項記載の方法。
  13. 13.メタライゼーション層の段の覆いを平滑にして、メタライゼーション層を さらに続いて施すための改良された方法であって、 (a)絶縁層に空際を形成することなく、前記メタライゼーション層の開口を前 記絶縁材料で少なくとも部分的に満たすことができるのに十分薄い、二酸化シリ コンおよび燐でドーブされた二酸化シリコンからなる群から選択された、絶縁材 料の層を、前記メタライゼーション層に施し、(b)前記酸化物層の段の覆いを 平滑にするために、前記絶縁層を、フォトレジスト材料の層でコーティングし、 (c)フォトレジストのコーティング部分、および下にある絶縁層の隆起した部 分をドライエッチングし、
JP60501435A 1984-04-04 1985-03-19 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 Pending JPS61501738A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/596,745 US4481070A (en) 1984-04-04 1984-04-04 Double planarization process for multilayer metallization of integrated circuit structures
US596745 1984-04-04

Publications (1)

Publication Number Publication Date
JPS61501738A true JPS61501738A (ja) 1986-08-14

Family

ID=24388528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60501435A Pending JPS61501738A (ja) 1984-04-04 1985-03-19 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法

Country Status (4)

Country Link
US (1) US4481070A (ja)
EP (1) EP0177571A4 (ja)
JP (1) JPS61501738A (ja)
WO (1) WO1985004623A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594769A (en) * 1984-06-15 1986-06-17 Signetics Corporation Method of forming insulator of selectively varying thickness on patterned conductive layer
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
US4714520A (en) * 1985-07-25 1987-12-22 Advanced Micro Devices, Inc. Method for filling a trench in an integrated circuit structure without producing voids
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
FR2588418B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
US4642162A (en) * 1986-01-02 1987-02-10 Honeywell Inc. Planarization of dielectric layers in integrated circuits
EP0244848A1 (de) * 1986-05-07 1987-11-11 Siemens Aktiengesellschaft Verfahren zum Planarisieren von anorganischen, als Zwischenschichten bei Mehrlagenmetallisierung verwendbaren Isolationsschichten
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
US4894351A (en) * 1988-02-16 1990-01-16 Sprague Electric Company Method for making a silicon IC with planar double layer metal conductors system
JP2643262B2 (ja) * 1988-03-23 1997-08-20 日本電気株式会社 半導体装置の製造方法
GB2220298A (en) * 1988-06-29 1990-01-04 Philips Nv A method of manufacturing a semiconductor device
US5868854A (en) * 1989-02-27 1999-02-09 Hitachi, Ltd. Method and apparatus for processing samples
US6989228B2 (en) * 1989-02-27 2006-01-24 Hitachi, Ltd Method and apparatus for processing samples
US5026666A (en) * 1989-12-28 1991-06-25 At&T Bell Laboratories Method of making integrated circuits having a planarized dielectric
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
US5382547A (en) * 1992-07-31 1995-01-17 Sultan; Pervaiz Void free oxide fill for interconnect spaces
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US9443763B2 (en) * 2013-09-12 2016-09-13 Micron Technology, Inc. Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893329A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 絶縁層の平担化方法
JPS5893328A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 絶縁層の平担化方法
JPS6037742A (ja) * 1983-08-11 1985-02-27 Toshiba Corp 半導体装置の製造方法
JPS6049650A (ja) * 1983-08-29 1985-03-18 Sumitomo Electric Ind Ltd 多層配線構造の形成方法
JPS60231340A (ja) * 1984-04-27 1985-11-16 Sony Corp 半導体装置の製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2629996A1 (de) * 1976-07-03 1978-01-05 Ibm Deutschland Verfahren zur passivierung und planarisierung eines metallisierungsmusters
EP0049400B1 (en) * 1980-09-22 1984-07-11 Kabushiki Kaisha Toshiba Method of smoothing an insulating layer formed on a semiconductor body
US4451326A (en) * 1983-09-07 1984-05-29 Advanced Micro Devices, Inc. Method for interconnecting metallic layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893329A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 絶縁層の平担化方法
JPS5893328A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 絶縁層の平担化方法
JPS6037742A (ja) * 1983-08-11 1985-02-27 Toshiba Corp 半導体装置の製造方法
JPS6049650A (ja) * 1983-08-29 1985-03-18 Sumitomo Electric Ind Ltd 多層配線構造の形成方法
JPS60231340A (ja) * 1984-04-27 1985-11-16 Sony Corp 半導体装置の製法

Also Published As

Publication number Publication date
US4481070A (en) 1984-11-06
EP0177571A1 (en) 1986-04-16
WO1985004623A1 (en) 1985-10-24
EP0177571A4 (en) 1988-07-29

Similar Documents

Publication Publication Date Title
JPS61501738A (ja) 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法
JPS58182833A (ja) 集積回路の平面化方法
JPS60208838A (ja) ポリイミドの傾斜エツチング法
JPS61252649A (ja) 改良された集積回路構造
US4931137A (en) Process for producing mutually spaced conductor elements on a substrate
JPH07226434A (ja) 半導体素子のブァイアフラグの形成方法
JP3229550B2 (ja) T型ゲート電極の重畳方法およびt型低抵抗金属の重畳方法
JPH11204654A (ja) 二重ゲート絶縁膜を有するゲート電極の形成方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH0214784B2 (ja)
JP3932345B2 (ja) 象嵌技法を利用した微細金属パターン形成方法
JPS59158534A (ja) 半導体装置の製造方法
JPH0918117A (ja) 導電体層形成方法
US5958797A (en) Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch
JPH0478013B2 (ja)
JP2570729B2 (ja) 半導体装置の製造方法
JP2701239B2 (ja) 半導体装置の製造方法
JPS63161645A (ja) 半導体装置の製造方法
JPH03131030A (ja) 半導体装置の製造方法
JPS5895839A (ja) 半導体装置の製造方法
JPS6056237B2 (ja) メツキ膜のベ−ス層構造
JPH0696423A (ja) 薄膜磁気ヘッドの製造方法
JPH05267341A (ja) 薄膜トランジスタの製造方法
JPS61140134A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法