JP2701239B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2701239B2 JP2701239B2 JP1005567A JP556789A JP2701239B2 JP 2701239 B2 JP2701239 B2 JP 2701239B2 JP 1005567 A JP1005567 A JP 1005567A JP 556789 A JP556789 A JP 556789A JP 2701239 B2 JP2701239 B2 JP 2701239B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- conductive layer
- wiring
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title description 8
- 238000000034 method Methods 0.000 title description 6
- 238000005530 etching Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の製造方法、特にその配線用導
電層の形成に関するものである。
電層の形成に関するものである。
［従来の技術］ 半導体装置の製造過程において、半導体基板に形成さ
れているベース、エミッタ等の導電領域に配線を施す工
程がある。この工程は、半導体基板の表面上に絶縁層に
コンタクト・パターニングをすることによって行われて
いる。まず、前記絶縁膜の表面にフォトレジストを使っ
て配線パターンを形成し、次にこのフォトレジストをマ
スクにして導電型領域内の絶縁層をエッチングして開口
する。その後、アルミニウムのような配線用導電層を蒸
着した後、不要な部分を除去する。
れているベース、エミッタ等の導電領域に配線を施す工
程がある。この工程は、半導体基板の表面上に絶縁層に
コンタクト・パターニングをすることによって行われて
いる。まず、前記絶縁膜の表面にフォトレジストを使っ
て配線パターンを形成し、次にこのフォトレジストをマ
スクにして導電型領域内の絶縁層をエッチングして開口
する。その後、アルミニウムのような配線用導電層を蒸
着した後、不要な部分を除去する。
開口部形成のための、絶縁層のエッチングとしては、
一般に、等方性エッチングが用いられている。ウェット
・テーパー・エッチングのような等方性エッチングによ
ると、絶縁層の開口部の肩部分がややだれ気味になっ
て、テーパー状となる。したがって、アルミニウム層を
蒸着する際に、なだらかになった肩部分に沿って、アル
ミニウム層が円滑に被着され、アルミニウム層の途絶が
ない。すなわち、十分な、アルミニウムのカバレジが得
られる。
一般に、等方性エッチングが用いられている。ウェット
・テーパー・エッチングのような等方性エッチングによ
ると、絶縁層の開口部の肩部分がややだれ気味になっ
て、テーパー状となる。したがって、アルミニウム層を
蒸着する際に、なだらかになった肩部分に沿って、アル
ミニウム層が円滑に被着され、アルミニウム層の途絶が
ない。すなわち、十分な、アルミニウムのカバレジが得
られる。
また、熱処理を行って、開口部の肩部分を滑らかにす
るコンタクトリフローを行う場合もある。
るコンタクトリフローを行う場合もある。
［発明が解決しようとする課題］ しかしながら、上記のような等方性エッチングによる
場合には、開口部の肩が滑らかに落とされているので、
開口部の占める面積が大きくなってしまう。そのため、
１μｍ程度の微細コンタクトの形成が困難となったりし
て、集積密度が向上しないという問題があった。
場合には、開口部の肩が滑らかに落とされているので、
開口部の占める面積が大きくなってしまう。そのため、
１μｍ程度の微細コンタクトの形成が困難となったりし
て、集積密度が向上しないという問題があった。
また、コンタクトリフローを行った場合には、熱処理
によって、絶縁層へ燐がオートドープされるという問題
を生じていた。
によって、絶縁層へ燐がオートドープされるという問題
を生じていた。
上記のような問題を解決するため、反応性イオンを用
いる異方性エッチングを採用することも考えられる。こ
の方法によれば、開口部の肩がだれることがないので、
開口部分を小さくすることができる。しかし、アルミニ
ウムの蒸着時に、蒸着粒子が、開口部の内部に被着しに
くくなってしまう。すなわち、アルミニウムのカバレジ
が確保できなくなってしまい、場合によっては、アルミ
ニウムが開口の内部において連続しないという問題を生
じる。
いる異方性エッチングを採用することも考えられる。こ
の方法によれば、開口部の肩がだれることがないので、
開口部分を小さくすることができる。しかし、アルミニ
ウムの蒸着時に、蒸着粒子が、開口部の内部に被着しに
くくなってしまう。すなわち、アルミニウムのカバレジ
が確保できなくなってしまい、場合によっては、アルミ
ニウムが開口の内部において連続しないという問題を生
じる。
この発明は、上記のような問題点を解決して、配線用
導電層のカバレジを確保しつつ、開口部を小さく形成す
ることのできる製造方法を提供することを目的とする。
導電層のカバレジを確保しつつ、開口部を小さく形成す
ることのできる製造方法を提供することを目的とする。
［課題を解決するための手段］ この発明に係る半導体装置の製造方法は、 半導体基板面の絶縁層に、異方性エッチングによっ
て、深さよりも開口幅の方が小さい開口部を形成する工
程、 開口部および絶縁膜上に、蒸着によって導電層を形成
する工程、 異方性エッチングを行い、開口部の上部から開口部の
底面にわたって、開口部側壁付近のみに導電層を残す工
程、 開口部の側壁を覆うように、かつ開口部の底面を覆う
ように、さらに絶縁膜上に、蒸着によって、前記導電層
と同質の配線用導電層を形成する工程、 を備えている。
て、深さよりも開口幅の方が小さい開口部を形成する工
程、 開口部および絶縁膜上に、蒸着によって導電層を形成
する工程、 異方性エッチングを行い、開口部の上部から開口部の
底面にわたって、開口部側壁付近のみに導電層を残す工
程、 開口部の側壁を覆うように、かつ開口部の底面を覆う
ように、さらに絶縁膜上に、蒸着によって、前記導電層
と同質の配線用導電層を形成する工程、 を備えている。
［作用］ この発明では、開口部の側面にテーパー状の導電層が
残された状態で配線用導電層を蒸着するようにしてい
る。したがって、配線用導電層が、このテーパーに沿っ
て確実に被着される。
残された状態で配線用導電層を蒸着するようにしてい
る。したがって、配線用導電層が、このテーパーに沿っ
て確実に被着される。
また、異方性エッチングを用いているので、開口部の
面積を小さく抑えることができる。
面積を小さく抑えることができる。
さらに、熱処理を行っていないので、オートドープ等
が生じない。
が生じない。
［実施例］ この発明の一実施例による半導体装置の製造方法を第
１図A,B,C,Dに示す。ここでは、半導体基板２の表面
に、導電領域（ソース、ドレイン等）４が形成されてお
り、それらの上部に、絶縁膜であるSiO2膜６、燐ガラス
層８が形成されているものとする。この導電領域４に配
線を施すものとして説明する。
１図A,B,C,Dに示す。ここでは、半導体基板２の表面
に、導電領域（ソース、ドレイン等）４が形成されてお
り、それらの上部に、絶縁膜であるSiO2膜６、燐ガラス
層８が形成されているものとする。この導電領域４に配
線を施すものとして説明する。
まず、燐ガラス層８の表面に、フォトレジスト10を塗
布して、コンタクトホールのパターンを形成する。次
に、第１図Ａに示すように、このフォトレジスト10をマ
スクにして、燐ガラス層８、SiO2膜６のエッチングを行
い、開口部６を形成する。このエッチングは、異方性エ
ッチングにより行う。
布して、コンタクトホールのパターンを形成する。次
に、第１図Ａに示すように、このフォトレジスト10をマ
スクにして、燐ガラス層８、SiO2膜６のエッチングを行
い、開口部６を形成する。このエッチングは、異方性エ
ッチングにより行う。
フォトレジスト10を除去した後、アルミニウムを蒸着
して、導電層12を形成する。この状態を示したのが第１
図Ｂである。この導電層12の厚さとしては、１μｍ程度
である。
して、導電層12を形成する。この状態を示したのが第１
図Ｂである。この導電層12の厚さとしては、１μｍ程度
である。
次に、導電層12をRIEによって異方性エッチングを行
う。これにより、第１図Ｃに示すように、開口部９の側
壁部のみに、導電層12を残留させる。
う。これにより、第１図Ｃに示すように、開口部９の側
壁部のみに、導電層12を残留させる。
この後、再び、アルミニウムを蒸着して、配線用導電
層14をその上に形成する（第１図Ｄ参照）。この時、開
口部９内では、その側面が導電層12によってテーパー状
となっているので、アルミニウムが確実に連続して被着
し、十分なカバレジが確保できる。
層14をその上に形成する（第１図Ｄ参照）。この時、開
口部９内では、その側面が導電層12によってテーパー状
となっているので、アルミニウムが確実に連続して被着
し、十分なカバレジが確保できる。
なお、上記実施例では配線用導電層14としてアルミニ
ウムを用いたが、その他の導電性金属を用いてもよい。
ウムを用いたが、その他の導電性金属を用いてもよい。
［発明の効果］ この発明に係る半導体装置の製造方法では、開口部側
面にテーパー状の導電層が残された状態で配線用導電層
を蒸着するようにしている。したがって、このテーパー
に沿って配線用導電層が確実に被着され、開口幅より深
い開口においても、カバレジが十分に確保される。
面にテーパー状の導電層が残された状態で配線用導電層
を蒸着するようにしている。したがって、このテーパー
に沿って配線用導電層が確実に被着され、開口幅より深
い開口においても、カバレジが十分に確保される。
また、開口形成および開口部側壁への導電層残留を異
方性エッチングによって行うので、開口部の面積を小さ
く抑えることができ、１μｍ程度の微細コンタクトも形
成可能となる。
方性エッチングによって行うので、開口部の面積を小さ
く抑えることができ、１μｍ程度の微細コンタクトも形
成可能となる。
さらに、熱処理を行っていないので、オートドープ等
の問題を生じることがない。
の問題を生じることがない。
また、開口部側壁付近に残す導電層と配線用導電層と
を同質のものにしているので、開口部の電気抵抗の制御
が容易である。
を同質のものにしているので、開口部の電気抵抗の制御
が容易である。
第１図ＡないしＤは、この発明の一実施例による半導体
装置の製造工程を示す断面図である。 ２……半導体基板 ６……SiO2膜 ８……燐ガラス層 ９……開口部 10……フォトレジスト 12……導電層 14……配線用導電層
装置の製造工程を示す断面図である。 ２……半導体基板 ６……SiO2膜 ８……燐ガラス層 ９……開口部 10……フォトレジスト 12……導電層 14……配線用導電層
Claims (1)
- 【請求項１】半導体基板表面の絶縁層に、異方性エッチ
ングによって、深さよりも開口幅の方が小さい開口部を
形成する工程、 開口部および絶縁膜上に、蒸着によって導電層を形成す
る工程、 異方性エッチングを行い、開口部の上部から開口部の底
面にわたって、開口部側壁付近のみに導電層を残す工
程、 開口部の側壁を覆うように、かつ開口部の底面を覆うよ
うに、さらに絶縁膜上に、蒸着によって、前記導電層と
同質の配線用導電層を形成する工程、 を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005567A JP2701239B2 (ja) | 1989-01-11 | 1989-01-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005567A JP2701239B2 (ja) | 1989-01-11 | 1989-01-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02185024A JPH02185024A (ja) | 1990-07-19 |
| JP2701239B2 true JP2701239B2 (ja) | 1998-01-21 |
Family
ID=11614790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005567A Expired - Fee Related JP2701239B2 (ja) | 1989-01-11 | 1989-01-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701239B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60224218A (ja) * | 1984-04-20 | 1985-11-08 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-01-11 JP JP1005567A patent/JP2701239B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02185024A (ja) | 1990-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| JPS63258021A (ja) | 接続孔の形成方法 | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61501738A (ja) | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| US5227014A (en) | Tapering of holes through dielectric layers for forming contacts in integrated devices | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| JP2701239B2 (ja) | 半導体装置の製造方法 | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| US6719918B2 (en) | Method of reducing notching during reactive ion etching | |
| JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| KR100313523B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| US5958797A (en) | Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch | |
| JP2659980B2 (ja) | 半導体装置の製造方法 | |
| JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| JP2997794B2 (ja) | コンタクトホールの形成方法 | |
| JPH05226278A (ja) | 半導体装置の製造方法 | |
| JPH09153470A (ja) | 半導体装置の成膜方法 | |
| JP3063227B2 (ja) | 溝の埋め込み方法 | |
| JP3285147B2 (ja) | 微細コンタクト及びビアホールの形成方法 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH02125427A (ja) | コンタクト孔形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |