JP2997794B2 - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JP2997794B2 JP2997794B2 JP5351601A JP35160193A JP2997794B2 JP 2997794 B2 JP2997794 B2 JP 2997794B2 JP 5351601 A JP5351601 A JP 5351601A JP 35160193 A JP35160193 A JP 35160193A JP 2997794 B2 JP2997794 B2 JP 2997794B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive layer
- resist pattern
- contact hole
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
成方法に関し、特には半導体装置の製造工程におけるコ
ンタクトホールの形成方法に関する。
(1)に示すように、基板301上に導電層302を形
成することによって、表面に凹凸形状を有するウエハ3
1が形成される。このようなウエハ3において、上記凹
凸形状の凹部を絶縁膜で埋め込んで平坦化し、さらに導
電層302に接続するコンタクトホールを形成する場合
には、以下のようにする。
面内均一に成膜する。そして、絶縁膜32の上面にポリ
イミドからなる平坦化絶縁膜33を表面が平坦化する状
態で成膜し、これによって上記凹凸形状の凹部を平坦化
絶縁膜33で埋め込む。ここで、例えば、ウエハ31表
面に導電層302の形成密度が高い高密度領域3と導電
層302の形成密度が低い低密度領域4とが形成されて
いる場合には、平坦化絶縁膜33の表面には段差が形成
される。そして、高密度領域3の段差の凸部上に形成さ
れる平坦化絶縁膜33の膜厚T1 と、低密度領域4の段
差の凸部上に形成される平坦化絶縁膜33の膜厚T2 と
は異なる厚さになる。
膜33上に第1のレジスト34を表面が平坦化するよう
に塗布し、図3(2)に示すように、上記第1のレジス
ト34と平坦化絶縁膜33を、絶縁膜32が現れるまで
エッチバックする。その際、第1のレジスト34と平坦
化絶縁膜33のエッチングレートができるだけ近くなる
ような条件でエッチバックする。これによって、平坦化
絶縁膜33表面の段差を減少させる。
び平坦化絶縁膜32,33上に第2のレジスト35を塗
布し、リソグラフィーによって導電層302上の第2の
レジスト35に開口部305を形成する。そして、図3
(4)に示すように、第2のレジスト35をマスクにし
て平坦化絶縁膜33と絶縁膜32とをエッチングする。
これによって、凹凸形状の凹部を平坦化絶縁膜33で埋
め込んでウエハ31の表面を平坦化した状態で、導電層
302に接続するコンタクトホール36が形成される。
クトホールの形成方法には、以下のような課題があっ
た。すなわち、上記図3(2)で示した工程では、平坦
化絶縁膜33表面の段差を減少させるために、上記第1
のレジストと平坦化絶縁膜33とを同様のエッチングレ
ートでエッチングするようにしている。しかし、レジス
トと平坦化絶縁膜を構成するポリイミドとを、同一のエ
ッチングレートでエッチングできる条件はなく、通常、
レジストのエッチングレートの方がポリイミドのエッン
グレートより大きい。このため、第1のレジスト34と
平坦化絶縁膜33とをエッチバックした後にも、平坦化
絶縁膜33の表面には段差が残る。したがって、図3
(4)に示したように、第2のレジスト35をマスクに
してコンタクトホールを形成するエッチングを行うと、
低密度領域4のエッチングは高密度領域3と比較してよ
り深い位置まで進み、高密度領域3と低密度領域4とに
形成されるコンタクトホール36の開口幅に相違が生じ
る。このため、各コンタクトホール36のコンタクト抵
抗にばらつきが生じる。
解決できるコンタクトホールの形成方法を提供すること
を目的とする。
になされた本発明は、導電層の形成によって表面に凹凸
形状を有するウエハの上面に成膜された無機材料からな
る絶縁膜と、当該絶縁膜の上面に前記凹凸形状の凹部を
埋め込む状態で成膜された有機樹脂材料からなる平坦化
絶縁膜とに、前記導電層に接続する状態でコンタクトホ
ールを形成する方法であり、以下の手順で行う。 先ず、
第1の工程では、導電層上に開口部を有する第1のレジ
ストパターンを、前記平坦化絶縁膜上に形成する。次い
で第2の工程では、前記第1のレジストパターンをマス
クにしたエッチングによって、前記導電層上の前記平坦
化絶縁膜を除去する。そして、第3の工程では前記第1
のレジストパターンを除去し、第4の工程では前記第1
のレジストパターンと同一の開口部を有する第2のレジ
ストパターンを前記絶縁膜及び前記平坦化絶縁膜上に形
成する。その後、第5の工程では、前記第2のレジスト
パターンをマスクにしたエッチングによって、前記 導電
層上の前記絶縁膜を除去する。
第1のレジストパターンを用いて平坦化絶縁膜をエッチ
ング除去した後に、第2のレジストパターンを用いてそ
の下層の絶縁膜がエッチング除去される。このため、絶
縁膜下の導電層に達するコンタクトホールの開口幅は、
導電層上における平坦化絶縁膜の膜厚に依存せず、第2
のレジストパターンに設けられた開口部によって制御さ
れることになる。しかも、第2工程では、無機材料から
なる絶縁膜上に成膜された有機樹脂材料からなる平坦化
絶縁膜をエッチング除去するため、このエッチングにお
いては絶縁膜がストッパになり、制御性及び再現性が確
保される。また、第1のレジストパターンと第2のレジ
ストパターンとは、同一の開口部を有しているため、こ
れらのレジストパターンを形成する際のリソグラフィー
においては、同一のマスクを用いた露光が行われること
になる。
基づいて説明する。図に示すように、ウエハ11は例え
ばガリウム砒素からなる基板101と、この基板11の
上面に形成された配線パターンからなる導電層102と
で構成されている。ウエハ11の表面は、導電層102
の形成によって凹凸形状を有する状態になっている。ま
た、ウエハ1の表面は、例えば導電層102が高密度に
配置されている高密度領域3と、これと比較して導電層
102の配置密度が低い低密度領域4とに分けられる。
凹凸形状に沿った状態で絶縁膜12が成膜されている。
この絶縁膜12は、例えばCVD(Chemical Vapor Dep
osition )法によって成膜された窒化シリコンからな
り、ウエハ11の上面に面内均一な膜厚で成膜されてい
る。さらに、絶縁膜12の上面には、ウエハ11表面の
凹凸形状の凹部を埋め込み、かつ表面が平坦な状態でポ
リイミドのような有機樹脂材料からなる平坦化絶縁膜1
3が成膜されている。上記のように成膜された平坦化絶
縁膜13は、高密度領域3の導電層102上の膜厚T1
が低密度領域4の導電層102上の膜厚T2より厚く成
膜され、これによって表面に段差が形成される。そし
て、平坦化絶縁膜13を構成するポリイミドは、成膜後
に熱処理を行って体積収縮させておく。
化絶縁膜13とに、導電層102に接続するコンタクト
ホールを形成し、かつ第2の絶縁13によってウエハ表
面の凹凸形状を埋め込んだ状態にする場合には、以下の
手順に従って行う。第1の工程では、導電層102上に
開口部104を有する第1のレジストパターン14を、
平坦化絶縁膜13上に形成する。ここでは先ず、平坦化
絶縁膜13上にレジストを塗布する。レジストの塗布膜
厚は、表面が十分に平坦化され、かつ次の工程で平坦化
絶縁膜13をエッチングする際にこのレジストからなる
第1のジストパターン14が十分に平坦化絶縁膜13の
エッチングマスクになるような厚さとする。次いで、マ
スクを用いた露光及びその後の現像処理を行うリソグラ
フィー技術によって、導電層102上に当たるレジスト
部分に開口部104を形成する。これによって、導電層
102上に開口部104を有する第1のレジストパター
ン14を形成する。
ように、第1のレジストパターン14をマスクにしたエ
ッチングによって、導電層102上の平坦化絶縁膜13
を除去する。ここでは、酸素を用いたリアクティブイオ
ンエッチングを行うことで絶縁膜12をストッパにし、
導電層102上の絶縁膜12が完全に現れるまで平坦化
絶縁膜13のエッチングを行う。
すように、上記第2の工程に引き続き酸素を用いたリア
クティブイオンエッチングを行い、これによって第1の
レジストパターン14を除去する。その後引き続き上記
エッチングを行い、ウエハ11表面に形成された凹凸形
状の凹部にのみ平坦化絶縁膜13が残る状態まで平坦化
絶縁膜13をエッチングする。
すように、第1のレジストパターン(14)と同一の開
口部105を有する第2のレジストパターン15を、絶
縁膜12及び平坦化絶縁膜13上に形成する。ここでは
先ず、絶縁膜12及び平坦化絶縁膜13上にレジストを
塗布する。そして次に、マスクを用いた露光及びその後
の現像処理を行うリソグラフィー技術によって、導電層
102上に当たるレジスト部分に開口部105を形成す
る。この際、第1の工程で用いたと同一のマスクを用い
た露光を行うことによって、第1のレジストパターン
(14)同一の開口部105、すなわ導電層102上に
開口部105を有する第2のレジストパターン15を形
成する。
パターン15をマスクにして、絶縁膜12を異方性エッ
チングし、絶縁膜12に導電層102に接続するコンタ
クトホール16を形成する。
形成した後、図2に示すように、第2のレジストパター
ンを除去する。これによって、凹凸形状の凹部を平坦化
絶縁膜13で埋め込んで表面を平坦化した状態のウエハ
11上において、導電層102に接続するコンタクトホ
ール16が形成される。
第1のレジストパターン14をマスクにして平坦化絶縁
膜13をエッチングした後、新たに形成した第2のレジ
ストパターン15をマスクにして絶縁膜12のエッチン
グを行うことで、導電層102に接続するコンタクトホ
ール16が形成される。このため、コンタクトホール1
6の開口幅は、第2のレジストパターン15に形成した
開口部105の幅によって制御されることになる。した
がって、導電層102の配置密度の違いによって導電層
102の上部に成膜された平坦化絶縁膜13の膜厚
T 1 ,T 2 が異なる 場合であっても、コンタクトホール
16の開口幅がばらつくことが防止される。しかも、有
機樹脂材料からなる平坦化絶縁膜13をエッチングする
際には、酸素を用いたリアクティブイオンエッチングに
よって無機材料からなる絶縁膜12をストッパにしたエ
ッチングが行われるため、制御性及び再現性を保って平
坦化絶縁膜13をエッチング除去することが可能にな
る。このため、絶縁膜14の膜厚を維持することがで
き、第5の工程では、均一な膜厚の絶縁膜14がエッチ
ングされることになる。このことからも、この絶縁膜1
4に形成されるコンタクトホール16の開口幅の均一性
を向上させることが可能になる。また、第1のレジスト
パターン14と第2のレジストパターン15とは、同一
の開口部104,105を有していることから、これら
を形成する際のリソグラフィーにおいては、同一のマス
クを用いた露光が行われる。このため、リソグラフィー
のマスクを追加することなく、第1のレジストパターン
14及び第2のレジストパターン15を得ることができ
る。以上の結果、コストの上昇を抑えながらも、均一な
開口幅のコンタクトホールを形成することが可能にな
る。
トホールの形成方法によれば、第1のレジストパターン
をマスクにして平坦化絶縁膜をエッチングした後、第2
のレジストパターンをマスクにして絶縁膜のエッチング
を行うことによってコンタクトホールを形成する構成に
したことで、導電層に接続するコンタクトホールの開口
幅を、平坦化絶縁膜の膜厚のバラツキに依存させず第2
のレジストパターンの開口部の幅によって制御すること
ができる。しかも、有機樹脂材料からなる平坦化絶縁膜
をエッチング除去する際には無機材料からなる絶縁膜が
ストッパになり、このエッチングにおける制御性及び再
現性を確保することが可能になる。このため、絶縁膜の
膜厚を維持することができ、この絶縁膜に形成されるコ
ンタクトホールの開口幅の均一性を確保することが可能
になる。また、第1のレジストパターンと第2のレジス
トパターンとを同一の開口部を有するものとしたので、
これらのレジストパターンを形成するためのリソグラフ
ィーでは、同一のマスクを用いた露光を行うことでコス
トの上昇を抑えることが可能になる。以上の結果、低 コ
ストにて、平坦化絶縁膜の膜厚の相違に起因するコンタ
クトホールの開口幅のばらつきを解消することができ、
各コンタクトホールのコンタクト抵抗を均一化すること
が可能になる。
Claims (1)
- 【請求項1】 導電層の形成によって表面に凹凸形状を
有するウエハの上面に成膜された無機材料からなる絶縁
膜と、当該絶縁膜の上面に前記凹凸形状の凹部を埋め込
む状態で成膜された有機樹脂材料からなる平坦化絶縁膜
とに、前記導電層に接続する状態でコンタクトホールを
形成する方法であって、 前記導電層上に開口部を有する第1のレジストパターン
を、前記平坦化絶縁膜上に形成する第1の工程と、 前記第1のレジストパターンをマスクにしたエッチング
によって、前記導電層上の前記平坦化絶縁膜を除去する
第2の工程と、 前記第1のレジストパターンを除去する第3の工程と、 前記第1のレジストパターンと同一の開口部を有する第
2のレジストパターンを前記絶縁膜及び前記平坦化絶縁
膜上に形成する第4の工程と、 前記第2のレジストパターンをマスクにしたエッチング
によって、前記導電層上の前記絶縁膜を除去する第5の
工程と を行うことを特徴とするコンタクトホールの形成
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5351601A JP2997794B2 (ja) | 1993-12-27 | 1993-12-27 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5351601A JP2997794B2 (ja) | 1993-12-27 | 1993-12-27 | コンタクトホールの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07201810A JPH07201810A (ja) | 1995-08-04 |
JP2997794B2 true JP2997794B2 (ja) | 2000-01-11 |
Family
ID=18418378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5351601A Expired - Fee Related JP2997794B2 (ja) | 1993-12-27 | 1993-12-27 | コンタクトホールの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2997794B2 (ja) |
-
1993
- 1993-12-27 JP JP5351601A patent/JP2997794B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07201810A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4502914A (en) | Method of making structures with dimensions in the sub-micrometer range | |
US5047117A (en) | Method of forming a narrow self-aligned, annular opening in a masking layer | |
US4816115A (en) | Process of making via holes in a double-layer insulation | |
US4389281A (en) | Method of planarizing silicon dioxide in semiconductor devices | |
CA1095310A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
JPH05206261A (ja) | 集積回路製造において溝分離を行うための平坦化方法 | |
JPH0548617B2 (ja) | ||
JPH09107028A (ja) | 半導体装置の素子分離方法 | |
JPH0476496B2 (ja) | ||
JP2912558B2 (ja) | 金属配線製造方法 | |
JPH09312336A (ja) | 接続孔形成法 | |
JPH08335634A (ja) | 半導体装置の製造方法 | |
JP3362397B2 (ja) | ポリッシュによる平坦化工程を含む電子装置の製造方法 | |
US6124208A (en) | Method of preventing bowing in a via formation process | |
JP2665568B2 (ja) | 半導体装置の製造方法 | |
JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
JP2997794B2 (ja) | コンタクトホールの形成方法 | |
JP3932345B2 (ja) | 象嵌技法を利用した微細金属パターン形成方法 | |
JP3408746B2 (ja) | 半導体装置の製造方法 | |
US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
JP2550601B2 (ja) | 半導体装置の製造方法 | |
KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
KR100607331B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
JPH08330284A (ja) | 絶縁膜の平坦化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |