KR100311495B1 - 반도체소자의 절연막 평탄화방법 - Google Patents
반도체소자의 절연막 평탄화방법 Download PDFInfo
- Publication number
- KR100311495B1 KR100311495B1 KR1019990026872A KR19990026872A KR100311495B1 KR 100311495 B1 KR100311495 B1 KR 100311495B1 KR 1019990026872 A KR1019990026872 A KR 1019990026872A KR 19990026872 A KR19990026872 A KR 19990026872A KR 100311495 B1 KR100311495 B1 KR 100311495B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- pattern
- semiconductor device
- integration
- semiconductor wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000010354 integration Effects 0.000 claims abstract description 20
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000000126 substance Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
집적도가 다른 하부패턴을 갖는 반도체웨이퍼 상에 동일한 두께를 갖도록 절연막을 평탄화시킬 수 있는 반도체소자의 절연막 평탄화방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 절연막 평탄화방법은 집적도가 높은 제 1 패턴부와 집적도가 낮은 제 2 패턴부를 구비한 반도체웨이퍼에 있어서, 상기 제 1, 제 2 패턴부를 포함한 반도체웨이퍼상에 절연막을 차례로 증착하는 단계, 상기 절연막의 굴곡진 부분 양측에 감광성패턴 마스크를 형성하는 단계, 상기 감광성패턴 마스크를 이용해서 상기 절연막의 굴곡진 부분을 식각하는 단계, 상기 감광성패턴 마스크를 제거하는 단계, 동일 압력으로 절연막을 화학적 기계적 연마하여 절연막을 평탄화시키는 단계를 통하여 진행됨을 특징으로 한다.
Description
본 발명은 반도체 소자에 대한 것으로, 특히 웨이퍼 전면에 걸쳐서 평탄성이 높은 절연막을 형성하기 위한 반도체소자의 절연막 평탄화방법에 대한 것이다.
반도체 웨이퍼상에 패턴의 집적도가 높은 패턴과 집적도가 낮은 패턴을 각각형성한 후에 상부에 절연막을 증착한 후 평탄화할 때 각 패턴의 집적도의 차이로 인해서 절연막의 높이의 차이가 발생하는데, 이와 같이 집적도가 다른 하부 패턴을 갖는 반도체웨이퍼 상에서 절연막의 평탄성을 높이기에 알맞은 방법이 요구되고 있다.
종래 반도체 소자의 절연막 평탄화방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도이다.
종래 반도체소자의 절연막 평탄화방법은 도 1a에 도시한 바와 같이 반도체웨이퍼(1)상에 집적도가 높은 제 1 패턴(2a)들과 집적도가 낮은 제 2 패턴(2b)을 형성한다. 이후에 상기 제 1, 제 2 패턴(2a,2b)을 포함한 반도체웨이퍼(1)전면에 제 1 절연막(3)을 증착하고, 제 1 절연막(3) 전면에 제 2, 제 3 절연막(4,5)을 연속으로 증착한다. 이때 상기 제 2, 제 3 절연막(4,5)은 제 1, 제 2 패턴(2a,2b) 상부에서는 굴곡을 갖고 형성된다.
이후에 화학적 기계적 연마장치로 제 3 절연막(5)을 연마해서 평탄하게 한다.
이때 집적도가 높은 제 1 패턴(2a) 상부의 제 3 절연막(5)의 굴곡진 부분에서의 압력은 패턴별로 분산되어 상대적으로 적은데 비해서, 집적도가 낮은 제 2 패턴(2b) 상부의 제 3 절연막(4,5)의 굴곡진 부분에서의 압력은 패턴 상부에 집중된다.
따라서 도 1b에서와 같이 집적도가 높은 제 1 패턴(2a) 상부의 제 2, 제 3절연막(4,5)의 두께(t1)가 집적도가 낮은 제 2 패턴(2b) 상부의 제 2, 제 3 절연막(4,5)의 두께(t2) 보다 두껍다.
상기와 같은 종래 반도체소자의 절연막 평탄화방법은 다음과 같은 문제가 있다.
하지 패턴의 집적도가 높은 부분과 집적도가 낮은 부분상에 형성된 절연막 간에 높이차가 발생하여서 전체적인 절연막의 평탄성을 이루기가 어렵다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 집적도가 다른 하부패턴을 갖는 반도체웨이퍼 상에 동일한 두께를 갖도록 절연막을 평탄화시킬 수 있는 반도체소자의 절연막 평탄화방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1b는 종래 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 실리콘웨이퍼 32a : 제 1 패턴
32b : 제 2 패턴 33 : 제 1 절연막
34 : 제 2 절연막 35 : 제 3 절연막
36 : 감광막
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 절연막 평탄화방법은 집적도가 높은 제 1 패턴부와 집적도가 낮은 제 2 패턴부를 구비한 반도체웨이퍼에 있어서, 상기 제 1, 제 2 패턴부를 포함한 반도체웨이퍼상에 절연막을 차례로 증착하는 단계, 상기 절연막의 굴곡진 부분 양측에 감광성패턴 마스크를 형성하는 단계, 상기 감광성패턴 마스크를 이용해서 상기 절연막의 굴곡진 부분을 식각하는 단계, 상기 감광성패턴 마스크를 제거하는 단계, 동일 압력으로 절연막을 화학적 기계적 연마하여 절연막을 평탄화시키는 단계를 통하여 진행됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 절연막 평탄화방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도이다.
본 발명 반도체소자의 절연막 평탄화방법은 도 2a에 도시한 바와 같이 반도체웨이퍼(31)상에 집적도가 높은 제 1 패턴(32a)들과 집적도가 낮은 제 2 패턴(32b)을 형성한다. 이후에 상기 제 1, 제 2 패턴(32a,32b)을 포함한 반도체웨이퍼(31)전면에 제 1 절연막(33)을 증착하고, 제 1 절연막(33) 전면에 제 2, 제 3 절연막(34,35)을 연속으로 증착한다. 이때 상기 제 2, 제 3 절연막(34,35)은 제 1, 제 2 패턴(32a,32b) 상부에서는 굴곡을 갖고 형성된다.
이후에 상기 전면에 감광막(36)을 도포한 후에 상기 제 2, 제 3 절연막(34,35)의 굴곡진 부분을 제외한 부분에만 남도록 노광 및 현상공정으로 감광막(36)을 선택적으로 패터닝한다.
다음에 도 2b에 도시한 바와 같이 상기 패터닝된 감광막(36)을 마스크로 제 3 절연막(35)의 굴곡진 부분을 반도체 식각장비로 제거하여 제 3 절연막(35)의 표면을 평탄화시킨다.
이때 굴곡진 부분을 제거하는 이유는 압력을 크게 받는 부분을 미리 제거하여서 차후에 화학적 기계적 연마장치로 절연막을 연마할 때 하부 패턴의 집적도에 무관하게 반도체웨이퍼에 동일한 압력을 가하기 위해서 입니다.
이때 제 1, 제 2 패턴(32a,32b)의 집적도가 다르기 때문에 제 1 패턴(32a) 상부의 제 3 절연막(35)이 제 2 패턴(32b) 상부의 제 3 절연막(35)보다 더 높게 형성되어 단차가 발생한다. 이후에 감광막(36)을 제거한다.
그리고 도 2c에 도시한 바와 같이 제 1, 제 2 패턴(32a,32b) 상부에 동일한 압력으로 화학적·기계적 연마장비로 원하는 두께로 제 3 절연막(35)을 연마한다.
상기에서 연마시에 가해지는 압력이 동일하므로 연마 속도가 같아지게 되고, 이에 따라서 도 2d에서와 같이 집적도가 다른 제 1, 제 2 패턴(32a,32b) 상부에 남은 제 2, 제 3 절연막(34,35)의 두께(H1,H2)가 동일한 평탄한 절연막을 형성할 수 있다.
상기와 같은 본 발명 반도체소자의 절연막 평탄화방법은 다음과 같은 효과가 있다.
반도체웨이퍼의 하부 패턴의 집적도에 무관하게 반도체웨이퍼 전체에 걸쳐서 평탄한 절연막을 형성할 수 있다.
Claims (2)
- 집적도가 높은 제 1 패턴부와 집적도가 낮은 제 2 패턴부를 구비한 반도체웨이퍼에 있어서,상기 제 1, 제 2 패턴부를 포함한 반도체웨이퍼상에 절연막을 차례로 증착하는 단계,상기 절연막의 굴곡진 부분 양측에 감광성패턴 마스크를 형성하는 단계,상기 감광성패턴 마스크를 이용해서 상기 절연막의 굴곡진 부분을 식각하는 단계,상기 감광성패턴 마스크를 제거하는 단계,동일 압력으로 절연막을 화학적 기계적 연마하여 절연막을 평탄화시키는 단계를 통하여 진행됨을 특징으로 하는 반도체소자의 절연막 평탄화방법.
- 제 1 항에 있어서, 상기 절연막은 한 층 이상 형성할 수 있음을 특징으로 하는 반도체소자의 절연막 평탄화방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990026872A KR100311495B1 (ko) | 1999-07-05 | 1999-07-05 | 반도체소자의 절연막 평탄화방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990026872A KR100311495B1 (ko) | 1999-07-05 | 1999-07-05 | 반도체소자의 절연막 평탄화방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010008843A KR20010008843A (ko) | 2001-02-05 |
KR100311495B1 true KR100311495B1 (ko) | 2001-10-18 |
Family
ID=19599380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990026872A KR100311495B1 (ko) | 1999-07-05 | 1999-07-05 | 반도체소자의 절연막 평탄화방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100311495B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100688759B1 (ko) * | 2002-12-30 | 2007-02-28 | 동부일렉트로닉스 주식회사 | 층간 절연막 평탄화 방법 |
JP4266656B2 (ja) | 2003-02-14 | 2009-05-20 | キヤノン株式会社 | 固体撮像装置及び放射線撮像装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330284A (ja) * | 1995-06-02 | 1996-12-13 | Sony Corp | 絶縁膜の平坦化方法 |
JPH09106987A (ja) * | 1995-10-11 | 1997-04-22 | Nippon Steel Corp | 半導体装置の製造方法 |
KR970023630A (ko) * | 1995-10-14 | 1997-05-30 | 김광호 | 반도체 소자 제조방법 |
KR970072311A (ko) * | 1996-04-01 | 1997-11-07 | 김광호 | 반도체 장치의 평탄화 방법 |
KR19990028084A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 소자 제조방법 |
-
1999
- 1999-07-05 KR KR1019990026872A patent/KR100311495B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330284A (ja) * | 1995-06-02 | 1996-12-13 | Sony Corp | 絶縁膜の平坦化方法 |
JPH09106987A (ja) * | 1995-10-11 | 1997-04-22 | Nippon Steel Corp | 半導体装置の製造方法 |
KR970023630A (ko) * | 1995-10-14 | 1997-05-30 | 김광호 | 반도체 소자 제조방법 |
KR970072311A (ko) * | 1996-04-01 | 1997-11-07 | 김광호 | 반도체 장치의 평탄화 방법 |
KR19990028084A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 소자 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20010008843A (ko) | 2001-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
US7119011B2 (en) | Semiconductor device and manufacturing method thereof | |
US6387808B1 (en) | Method of correcting topographical effects on a micro-electronic substrate | |
US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
KR100449319B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP2550601B2 (ja) | 半導体装置の製造方法 | |
US6960411B2 (en) | Mask with extended mask clear-out window and method of dummy exposure using the same | |
KR100742961B1 (ko) | 반도체 소자의 평탄화 방법 | |
KR100216500B1 (ko) | 반도체 소자의 평탄화 방법 | |
KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
KR20020036384A (ko) | 반도체 장치의 평탄화 방법 | |
JPH05182885A (ja) | 半導体装置の製造方法 | |
KR0179000B1 (ko) | 반도체 장치의 평탄화방법 | |
KR100347533B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100349696B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법 | |
JP2001023981A (ja) | 半導体装置の製造方法 | |
KR100712983B1 (ko) | 반도체 소자의 평탄화 방법 | |
KR100701674B1 (ko) | 반도체 소자의 제조방법 | |
KR100312647B1 (ko) | 반도체 소자의 평탄화방법 | |
KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR0144227B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
KR0137979B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |