JPH05182885A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05182885A JPH05182885A JP3347491A JP34749191A JPH05182885A JP H05182885 A JPH05182885 A JP H05182885A JP 3347491 A JP3347491 A JP 3347491A JP 34749191 A JP34749191 A JP 34749191A JP H05182885 A JPH05182885 A JP H05182885A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment mark
- film
- semiconductor device
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 位置合わせマークを残し、パタ−ン転写の際
の位置合わせが容易にできることを目的とする。 【構成】 半導体基板１上に第１のパターンが形成され
ると共に、第１のパターンと第１のパターン上に転写さ
れる第２のパターンとの位置合わせを行なう位置合わせ
マークＡが形成された半導体装置の製造方法において、
位置合わせマークＡの深さを第１のパターンの深さより
深く形成する。
の位置合わせが容易にできることを目的とする。 【構成】 半導体基板１上に第１のパターンが形成され
ると共に、第１のパターンと第１のパターン上に転写さ
れる第２のパターンとの位置合わせを行なう位置合わせ
マークＡが形成された半導体装置の製造方法において、
位置合わせマークＡの深さを第１のパターンの深さより
深く形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に位置合わせ精度の良いパターン転写方法に関
する。
係り、特に位置合わせ精度の良いパターン転写方法に関
する。
【０００２】
【従来の技術】従来、この種のパターン転写方法を図３
及び図４により述べる。
及び図４により述べる。
【０００３】先ず、シリコン基板１上に１μｍ厚のシリ
コン酸化膜２を形成する（図３ａ）。
コン酸化膜２を形成する（図３ａ）。
【０００４】次に、シリコン酸化膜２上に感光性樹脂
（図示略す）を塗布し、これを露光及び現像した後、パ
ターニングされた感光性樹脂をマスクとしてシリコン酸
化膜２をリアクティブイオンエッチングし、位置合わせ
マーク及び接続孔のパタ−ンを形成する（図３ｂ）。
（図示略す）を塗布し、これを露光及び現像した後、パ
ターニングされた感光性樹脂をマスクとしてシリコン酸
化膜２をリアクティブイオンエッチングし、位置合わせ
マーク及び接続孔のパタ−ンを形成する（図３ｂ）。
【０００５】その後、接続孔にタングステン３の選択埋
込みを行う。このとき、接続孔の凹凸と共に、位置合わ
せマークの凹凸もなくなる（図３ｃ）。
込みを行う。このとき、接続孔の凹凸と共に、位置合わ
せマークの凹凸もなくなる（図３ｃ）。
【０００６】しかる後、全面にアルミニウム膜４を０．
４μｍ厚成膜した後、アルミニウム膜４を配線パターン
に加工するため感光性樹脂（図示略す）を塗布し露光す
るが、露光のための位置合わせマークが検知されなかっ
た（図３ｄ）。
４μｍ厚成膜した後、アルミニウム膜４を配線パターン
に加工するため感光性樹脂（図示略す）を塗布し露光す
るが、露光のための位置合わせマークが検知されなかっ
た（図３ｄ）。
【０００７】さらに、他のパターン転写方法について述
べる。
べる。
【０００８】先ず、シリコン基板１上に１μｍ厚のシリ
コン酸化膜２，１μｍ厚のアルミニウム膜４を順次積層
形成する（図４ａ）。
コン酸化膜２，１μｍ厚のアルミニウム膜４を順次積層
形成する（図４ａ）。
【０００９】次に、全面に感光性樹脂（図示略す）を塗
布した後、これを露光及び現像しパターニングする。そ
して、パタ−ン化された感光性樹脂をマスクとしてアル
ミニウム膜４をリアクティブイオンエッチングし配線パ
ターン及び位置合わせマークを形成する（図４ｂ）。
布した後、これを露光及び現像しパターニングする。そ
して、パタ−ン化された感光性樹脂をマスクとしてアル
ミニウム膜４をリアクティブイオンエッチングし配線パ
ターン及び位置合わせマークを形成する（図４ｂ）。
【００１０】その後、全面に層間膜となるシリコン酸化
膜５をテトラエトキシシランを原料とするプラズマ気相
成長法により３μｍ厚成膜する（図４ｃ）。
膜５をテトラエトキシシランを原料とするプラズマ気相
成長法により３μｍ厚成膜する（図４ｃ）。
【００１１】次いで、０．１μｍ程度のシリカ粒子及び
水酸化ナトリウム水溶液を主成分とする研磨剤によりシ
リコン酸化膜５を１μｍ程度研磨し平坦化する。このと
き、配線パターン上におけるシリコン酸化膜５表面の凹
凸と共に、位置合わせマークの凹凸もなくなる（図４
ｄ）。
水酸化ナトリウム水溶液を主成分とする研磨剤によりシ
リコン酸化膜５を１μｍ程度研磨し平坦化する。このと
き、配線パターン上におけるシリコン酸化膜５表面の凹
凸と共に、位置合わせマークの凹凸もなくなる（図４
ｄ）。
【００１２】しかる後、シリコン酸化膜５上に接続孔パ
ターニングのための反射防止膜として炭素膜６を０．１
μｍ厚成膜する。その後、接続孔をパターニングするた
め感光性樹脂（図示略す）を塗布し露光するが、露光の
ための位置合わせマークは検出されなかった（図４
ｅ）。
ターニングのための反射防止膜として炭素膜６を０．１
μｍ厚成膜する。その後、接続孔をパターニングするた
め感光性樹脂（図示略す）を塗布し露光するが、露光の
ための位置合わせマークは検出されなかった（図４
ｅ）。
【００１３】
【発明が解決しようとする課題】上述した従来のパター
ン転写方法においては、位置合わせマークの深さが接続
孔パタ−ン及び配線パターンの深さに等しいため、位置
合わせマーク形成後、成膜や平坦化を行なった場合、位
置合わせマークの凹凸が消えてしまいパタ−ンの位置合
わせができなくなるという問題点があった。
ン転写方法においては、位置合わせマークの深さが接続
孔パタ−ン及び配線パターンの深さに等しいため、位置
合わせマーク形成後、成膜や平坦化を行なった場合、位
置合わせマークの凹凸が消えてしまいパタ−ンの位置合
わせができなくなるという問題点があった。
【００１４】本発明の目的は、上述した問題点に鑑み、
成膜や平坦化を行なっても位置合わせマークが残り、パ
タ−ン転写の際の位置合わせが容易にできる半導体装置
の製造方法を提供するものである。
成膜や平坦化を行なっても位置合わせマークが残り、パ
タ−ン転写の際の位置合わせが容易にできる半導体装置
の製造方法を提供するものである。
【００１５】
【課題を解決するための手段】本発明は上述した目的を
達成するため、半導体基板上に第１のパターンが形成さ
れると共に、前記第１のパターンと前記第１のパターン
上に転写される第２のパターンとの位置合わせを行なう
位置合わせマークが形成された半導体装置の製造方法に
おいて、前記位置合わせマークの深さを前記第１のパタ
ーンの深さより深く形成するものである。
達成するため、半導体基板上に第１のパターンが形成さ
れると共に、前記第１のパターンと前記第１のパターン
上に転写される第２のパターンとの位置合わせを行なう
位置合わせマークが形成された半導体装置の製造方法に
おいて、前記位置合わせマークの深さを前記第１のパタ
ーンの深さより深く形成するものである。
【００１６】さらに、位置合わせマークを形成する工程
と第２のパターンを形成する工程との間に半導体基板の
表面を少なくとも１回以上平坦化する工程を含むもので
あり、半導体基板の表面は研磨により平坦化されるもの
である。
と第２のパターンを形成する工程との間に半導体基板の
表面を少なくとも１回以上平坦化する工程を含むもので
あり、半導体基板の表面は研磨により平坦化されるもの
である。
【００１７】また、位置合わせマークを形成する工程と
第２のパターンを形成する工程との間に半導体基板の表
面を少なくとも１回以上平坦化する工程と、反射防止膜
を用いたパターン転写を少なくとも１回以上行う工程と
を含むものである。
第２のパターンを形成する工程との間に半導体基板の表
面を少なくとも１回以上平坦化する工程と、反射防止膜
を用いたパターン転写を少なくとも１回以上行う工程と
を含むものである。
【００１８】
【作用】本発明においては、位置合わせマークの深さを
第１のパターンの深さより深く形成するので、位置合わ
せマーク形成後、第１のパターン上に成膜工程や平坦化
工程を施しても位置合わせマークは消えない。
第１のパターンの深さより深く形成するので、位置合わ
せマーク形成後、第１のパターン上に成膜工程や平坦化
工程を施しても位置合わせマークは消えない。
【００１９】
【実施例】以下、本発明のパターン転写方法に係わる実
施例を図１及び図２に基づいて従来例と同一構成部分に
は同一符号を付して説明する。
施例を図１及び図２に基づいて従来例と同一構成部分に
は同一符号を付して説明する。
【００２０】先ず、シリコン基板１上に１μｍ厚のシリ
コン酸化膜２を形成する（図１ａ）。
コン酸化膜２を形成する（図１ａ）。
【００２１】次に、シリコン酸化膜２上に第１の感光性
樹脂（図示略す）を塗布した後、第１の感光性樹脂の露
光，現像を順次行なう。そして、パターニングされた第
１の感光性樹脂をマスクとしてリアクティブイオンエッ
チングによりシリコン酸化膜２及びシリコン基板１を順
次エッチングし、深さ２μｍの位置合わせマークＡを形
成する。この場合、シリコン酸化膜２は４５SCCMのＣＨ
Ｆ3 ガス及び１５５SCCMのＣＯガスのエッチングガスを
用い、圧力４０mTorr 、入力パワ−６００W 、エッチン
グ速度３０００オングストロ−ム／分のエッチング条件
によりエッチングされる。また、シリコン基板１は５０
SCCMのＣｌ2 ガス及び５SCCMのＳｉＣｌ4 ガスのエッチ
ングガスを用い、圧力１００mTorr 、入力パワ−６００
W 、エッチング速度７０００オングストロ−ム／分のエ
ッチング条件によりエッチングされる（図１ｂ）。
樹脂（図示略す）を塗布した後、第１の感光性樹脂の露
光，現像を順次行なう。そして、パターニングされた第
１の感光性樹脂をマスクとしてリアクティブイオンエッ
チングによりシリコン酸化膜２及びシリコン基板１を順
次エッチングし、深さ２μｍの位置合わせマークＡを形
成する。この場合、シリコン酸化膜２は４５SCCMのＣＨ
Ｆ3 ガス及び１５５SCCMのＣＯガスのエッチングガスを
用い、圧力４０mTorr 、入力パワ−６００W 、エッチン
グ速度３０００オングストロ−ム／分のエッチング条件
によりエッチングされる。また、シリコン基板１は５０
SCCMのＣｌ2 ガス及び５SCCMのＳｉＣｌ4 ガスのエッチ
ングガスを用い、圧力１００mTorr 、入力パワ−６００
W 、エッチング速度７０００オングストロ−ム／分のエ
ッチング条件によりエッチングされる（図１ｂ）。
【００２２】次いで、第１の感光性樹脂を除去する。そ
して、全面に第２の感光性樹脂（図示略す）を塗布した
後、これを露光し現像する。その後、パターニングされ
た第２の感光性樹脂をマスクとしてリアクティブイオン
エッチングを行ない、能動領域上におけるシリコン酸化
膜２に接続孔Ｂを開孔する（図１ｃ）。
して、全面に第２の感光性樹脂（図示略す）を塗布した
後、これを露光し現像する。その後、パターニングされ
た第２の感光性樹脂をマスクとしてリアクティブイオン
エッチングを行ない、能動領域上におけるシリコン酸化
膜２に接続孔Ｂを開孔する（図１ｃ）。
【００２３】続いて、接続孔Ｂにタングステン３を選択
的に埋込む。こうして、接続孔Ｂの凹凸はなくなり能動
領域が平坦化されるが、位置合わせマークＡの凹凸は残
る（図１ｄ）。
的に埋込む。こうして、接続孔Ｂの凹凸はなくなり能動
領域が平坦化されるが、位置合わせマークＡの凹凸は残
る（図１ｄ）。
【００２４】しかる後、全面に配線となるアルミニウム
膜４を０．４μｍ厚成膜する。このとき、位置合わせマ
ークＡの凹凸は残る。従って、アルミニウム膜４を配線
パターンに加工する際の感光性樹脂の露光工程におい
て、その位置合わせが可能となる（図１ｅ）。
膜４を０．４μｍ厚成膜する。このとき、位置合わせマ
ークＡの凹凸は残る。従って、アルミニウム膜４を配線
パターンに加工する際の感光性樹脂の露光工程におい
て、その位置合わせが可能となる（図１ｅ）。
【００２５】さらに、他の実施例について述べる。
【００２６】先ず、シリコン基板１上に１μｍ厚のシリ
コン酸化膜２，１μｍ厚のアルミニウム膜４を順次積層
形成する（図２ａ）。
コン酸化膜２，１μｍ厚のアルミニウム膜４を順次積層
形成する（図２ａ）。
【００２７】次に、アルミニウム膜４上に第１の感光性
樹脂（図示略す）を塗布した後、第１の感光性樹脂の露
光及び現像を行う。そして、パターニングされた第１の
感光性樹脂をマスクとしてリアクティブイオンエッチン
グを行い、アルミニウム膜４、シリコン酸化膜２及びシ
リコン基板１に深さ３．５μｍの位置合わせマークＡを
形成する（図２ｂ）。
樹脂（図示略す）を塗布した後、第１の感光性樹脂の露
光及び現像を行う。そして、パターニングされた第１の
感光性樹脂をマスクとしてリアクティブイオンエッチン
グを行い、アルミニウム膜４、シリコン酸化膜２及びシ
リコン基板１に深さ３．５μｍの位置合わせマークＡを
形成する（図２ｂ）。
【００２８】次いで、第１の感光性樹脂を除去した後、
全面に第２の感光性樹脂を塗布する。その後、第２の感
光性樹脂の露光及び現像を行い、パターニングされた第
２の感光性樹脂をマスクとして能動領域上のアルミニウ
ム膜４をリアクティブイオンエッチングし、配線パター
ンを形成する（図２ｃ）。
全面に第２の感光性樹脂を塗布する。その後、第２の感
光性樹脂の露光及び現像を行い、パターニングされた第
２の感光性樹脂をマスクとして能動領域上のアルミニウ
ム膜４をリアクティブイオンエッチングし、配線パター
ンを形成する（図２ｃ）。
【００２９】そして、全面に層間絶縁膜となるシリコン
酸化膜５をテトラエトキシシランを原料としたプラズマ
気相成長法により２μｍ厚成膜する（図２ｄ）。
酸化膜５をテトラエトキシシランを原料としたプラズマ
気相成長法により２μｍ厚成膜する（図２ｄ）。
【００３０】その後、０．１μｍ程度のシリカ粒子と水
酸化ナトリウム水溶液とを主成分とする研磨剤でシリコ
ン酸化膜５を１μｍ程度研磨し平坦化する。このとき、
アルミニウム膜４の配線パターン上のシリコン酸化膜５
の表面の凹凸はなくなるが、位置合わせマークＡの凹凸
は残る（図２ｅ）。
酸化ナトリウム水溶液とを主成分とする研磨剤でシリコ
ン酸化膜５を１μｍ程度研磨し平坦化する。このとき、
アルミニウム膜４の配線パターン上のシリコン酸化膜５
の表面の凹凸はなくなるが、位置合わせマークＡの凹凸
は残る（図２ｅ）。
【００３１】しかる後、全面に接続孔パターニングのた
めの反射防止膜として炭素膜６（または窒化チタン膜で
も良い）を０．１μｍ厚成膜する。この場合も位置合わ
せマークＡの凹凸は残る。従って、接続孔をパターニン
グする際の感光性樹脂の露光工程において、その位置合
わせが可能となる（図２ｆ）。
めの反射防止膜として炭素膜６（または窒化チタン膜で
も良い）を０．１μｍ厚成膜する。この場合も位置合わ
せマークＡの凹凸は残る。従って、接続孔をパターニン
グする際の感光性樹脂の露光工程において、その位置合
わせが可能となる（図２ｆ）。
【００３２】尚、本実施例は、タングステン３の選択埋
込みや研磨により平坦化を行なう工程について述べた
が、その他の工程についても適用される。また、シリコ
ン基板１に位置合わせマークＡを形成した後、この位置
合わせマークＡを最終工程まで使用するなど位置合わせ
マークＡを複数回使用しても良い。さらに、位置合わせ
マークＡの消失を防ぐため、そのアスペクト比を１以下
にすることが望ましい。
込みや研磨により平坦化を行なう工程について述べた
が、その他の工程についても適用される。また、シリコ
ン基板１に位置合わせマークＡを形成した後、この位置
合わせマークＡを最終工程まで使用するなど位置合わせ
マークＡを複数回使用しても良い。さらに、位置合わせ
マークＡの消失を防ぐため、そのアスペクト比を１以下
にすることが望ましい。
【００３３】
【発明の効果】以上説明したように本発明によれば、位
置合わせマークの深さを第１のパターンの深さより深く
形成するので、位置合わせマーク形成後に成膜工程や平
坦化工程を行なっても位置合わせマークは消えない。従
って、パターン転写の際の位置合わせが容易にできる。
置合わせマークの深さを第１のパターンの深さより深く
形成するので、位置合わせマーク形成後に成膜工程や平
坦化工程を行なっても位置合わせマークは消えない。従
って、パターン転写の際の位置合わせが容易にできる。
【図１】本発明の半導体装置の製造工程断面図である。
【図２】本発明の他の半導体装置の製造工程断面図であ
る。
る。
【図３】従来の半導体装置の製造工程断面図である。
【図４】従来の他の半導体装置の製造工程断面図であ
る。
る。
１ シリコン基板 ２ シリコン酸化膜 ３ タングステン ４ アルミニウム膜 ５ シリコン酸化膜（層間絶縁膜） ６ 炭素膜 Ａ 位置合わせマーク
Claims (4)
- 【請求項１】 半導体基板上に第１のパターンが形成さ
れると共に、前記第１のパターンと前記第１のパターン
上に転写される第２のパターンとの位置合わせを行なう
位置合わせマークが形成された半導体装置の製造方法に
おいて、前記位置合わせマークの深さを前記第１のパタ
ーンの深さより深く形成することを特徴とする半導体装
置の製造方法。 - 【請求項２】 位置合わせマークを形成する工程と第２
のパターンを形成する工程との間に半導体基板の表面を
少なくとも１回以上平坦化する工程を含むことを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 半導体基板の表面は研磨により平坦化さ
れることを特徴とする請求項２記載の半導体装置の製造
方法。 - 【請求項４】 位置合わせマークを形成する工程と第２
のパターンを形成する工程との間に半導体基板の表面を
少なくとも１回以上平坦化する工程と、反射防止膜を用
いたパターン転写を少なくとも１回以上行う工程とを含
むことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347491A JPH05182885A (ja) | 1991-12-27 | 1991-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3347491A JPH05182885A (ja) | 1991-12-27 | 1991-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182885A true JPH05182885A (ja) | 1993-07-23 |
Family
ID=18390586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3347491A Pending JPH05182885A (ja) | 1991-12-27 | 1991-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182885A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110500A (ja) * | 2000-09-26 | 2002-04-12 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置およびその製造方法 |
| JP2007299947A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置の製造方法 |
| JP2009170558A (ja) * | 2008-01-14 | 2009-07-30 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US8967991B2 (en) | 2009-07-27 | 2015-03-03 | Asml Netherlands B.V. | Imprint lithography template |
-
1991
- 1991-12-27 JP JP3347491A patent/JPH05182885A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110500A (ja) * | 2000-09-26 | 2002-04-12 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置およびその製造方法 |
| JP4632504B2 (ja) * | 2000-09-26 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | アライメントマークを有する半導体装置およびその製造方法 |
| JP2007299947A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置の製造方法 |
| JP2009170558A (ja) * | 2008-01-14 | 2009-07-30 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US8967991B2 (en) | 2009-07-27 | 2015-03-03 | Asml Netherlands B.V. | Imprint lithography template |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510558B1 (ko) | 패턴 형성 방법 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JPH05182885A (ja) | 半導体装置の製造方法 | |
| KR100619394B1 (ko) | 반도체 소자의 디싱 방지 방법 | |
| JP2000012538A (ja) | 半導体装置の製造方法 | |
| JP2006344815A (ja) | 半導体装置の製造方法 | |
| KR100472035B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| KR100454849B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JPH11145285A (ja) | 配線形成方法 | |
| KR100607331B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| JP2001023981A (ja) | 半導体装置の製造方法 | |
| JP2001332621A (ja) | 半導体装置及びその製造方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| KR100561513B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리 방법 | |
| KR100277869B1 (ko) | 반도체 소자의 격리영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |