JP4632504B2 - アライメントマークを有する半導体装置およびその製造方法 - Google Patents
アライメントマークを有する半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4632504B2 JP4632504B2 JP2000292374A JP2000292374A JP4632504B2 JP 4632504 B2 JP4632504 B2 JP 4632504B2 JP 2000292374 A JP2000292374 A JP 2000292374A JP 2000292374 A JP2000292374 A JP 2000292374A JP 4632504 B2 JP4632504 B2 JP 4632504B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- layer
- alignment
- alignment mark
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アライメントマークを有する半導体装置およびその製造方法に関するものであり、具体的には、ウェハとマスクとの重ね合わせに用いるアライメントマークを有する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体製造工程において配線層を形成するとき、下部配線層に対して上部配線層形成用マスクの位置合わせを行なう必要がある。このマスクの位置合わせをする場合、半導体ウェハに形成したアライメントマークを被覆する層間絶縁膜の上面の段差を検出する方法と、層間絶縁膜を開口してアライメントマークの段差を検出する方法がある。
【０００３】
図２４は、層間絶縁膜上面の段差を検出するタイプのアライメントマーク形成領域の概略断面図である。図２４を参照して、半導体基板１０１の表面上には、下部配線層（図示せず）と同一の層から分離して形成された複数のアライメントマーク１０２ａが形成されている。下部配線層とアライメントマーク１０２ａとを覆うように層間絶縁膜１０３が形成されている。
【０００４】
この層間絶縁膜１０３の上面には、アライメントマーク１０２ａと半導体基板１０１表面との段差形状を反映した段差が現われる。このため、この層間絶縁膜１０３の上面の段差を検出することにより、間接的にアライメントマーク１０２ａの位置を検出することが可能となる。これにより、下部配線層に対してマスク合わせを行なって上部配線層１０５をパターニングすることができる。
【０００５】
ところで、ＬＳＩ（Large Scale Integrated circuit）の配線の多層化に伴い、層間絶縁膜の新たな平坦化技術として、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）が注目されている。このＣＭＰは、ウェハ上にスラリー（研磨剤）を供給してパッド（研磨布）で機械的に表面を研磨する技術であり、従来の平坦化技術に比して、平坦性、垂直方向の形状制御性において格段に優れている。
【０００６】
しかしながら、このＣＭＰを従来プロセスにそのまま適用すると、図２４において層間絶縁膜１０３の上面が平坦になってしまう。このため、層間絶縁膜１０３上面の段差からアライメントマーク１０２ａの位置を検出できず、その後に継続するマスク合わせが不可能となる。そこで、上述したように層間絶縁膜を開口して、直接アライメントマークの段差を検出する方法がとられる。
【０００７】
図２５を参照して、この方法では、層間絶縁膜１０３に、アライメントマーク１０２ａを露出するための開口部１０３ａが形成されている。これにより、層間絶縁膜１０３の上面がＣＭＰにより平坦化されていても、開口部１０３ａからアライメントマーク１０２ａによる段差を検出することができる。このため、上部配線層１０５をパターニングするためのマスクの位置合わせを行なうことが可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図２５に示すように層間絶縁膜１０３に開口部１０３ａを設けるタイプにおいても、アライメント精度が著しく劣化するという問題点があった。以下、そのことについて詳細に説明する。
【０００９】
たとえば上部配線層１０５の形成前にコンタクトホール内にプラグ層を形成する場合、図２６を参照して、コンタクトホール埋込用導電層１０４が表面全面に形成された後に、ＣＭＰ研磨布１０で研磨される。これにより、層間絶縁膜１０３上の導電層１０３はすべて除去されて、コンタクトホール内に導電層１０４が残存されてプラグ層が形成される。
【００１０】
この場合、開口部１０３ａ内ではＣＭＰ研磨布１１０がたわむことにより導電層１０４の上面が幾分研磨される。しかしながら、図２７に示すように複数のアライメントマーク１０２ａ上の導電層１０４は均一に研磨されない。このため、導電層１０４上を覆う上部配線層の上面に現われる段差も、非対称な段差となり、アライメントマーク１０２ａによる段差を正確に反映したものではない。よって上部配線層のパターニング用マスクの位置合わせにおけるアライメント精度が著しく劣化してしまう。
【００１１】
それゆえ、本発明の目的は、層間絶縁膜を平坦化した場合でも、良好なアライメント精度の得られる半導体装置およびその製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明のアライメントマークを有する半導体装置は、半導体基板と、複数のアライメントマークと、絶縁層とを備えている。半導体基板は、主表面を有している。複数のアライメントマークは、半導体基板の主表面上に形成されたマーク層で構成されている。絶縁層は、半導体基板の主表面上であってマーク層上に形成され、かつそれぞれが複数のアライメントマークに達する複数の開口部を有している。絶縁層の上面を研磨布を用いて化学的機械的研磨する際に研磨布がマーク層の上面を化学的機械的研磨しないように、アライメントマークを構成するマーク層の上面が絶縁層の上面よりも半導体基板の主表面側に位置している。複数のアライメントマークの各々は平面的にみて縦長の矩形であり、複数の開口部の各々は平面的に見て横長の矩形であり、かつ複数のアライメントマークの各々と複数の開口部の各々とは平面的に見て互いに直交している。
【００１７】
これにより、アライメントを精度良く行なうことが可能となる。
【００２３】
本発明のアライメントマークを有する半導体装置の製造方法は、以下の工程を備えている。
まず半導体基板の主表面上に複数のアライメントマークを構成するマーク層が形成される。そしてマーク層上を覆うように絶縁層が形成される。そしてそれぞれが複数のアライメントマークに達する複数の開口部が絶縁層に形成される。そして絶縁層上および開口部から露出したアライメントマーク上を覆うように被覆層が形成される。そして研磨布を用いた化学的機械的研磨法により、絶縁層上の被覆層が除去される。化学的機械的研磨の工程において、研磨布がマーク層の上面を化学的機械的研磨しないように、アライメントマークを構成するマーク層の上面が絶縁層の上面よりも半導体基板の主表面側に位置する。複数のアライメントマークの各々は平面的にみて縦長の矩形であり、複数の開口部の各々は平面的に見て横長の矩形であり、複数のアライメントマークの各々と複数の開口部の各々とが平面的に見て互いに直交するように形成される。
【００２４】
これにより、アライメントを精度良く行なうことが可能となる。
上記他の局面において好ましくは、アライメントマーク計測時に発生する開口部のエッジ部分における信号が除去され、アライメントマークの信号のみが抽出される。
【００２５】
これにより、アライメントマークの位置を精度良く検出することが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図２は図１のＩＩ−ＩＩ線に沿う概略断面図である。
【００２８】
図１および図２を参照して、シリコン基板１の表面上には、下部配線層２とマーク層２ａとが、同一の層からパターニングにより分離して形成されている。マーク層２ａには、複数の凹型のアライメントマーク２ｂが設けられており、画像認識型のＦＩＡマークをなしている。下部配線層２およびマーク層２ａ上には層間絶縁膜３が形成されており、この層間絶縁膜３の上面はたとえばＣＭＰにより平坦化されいる。
【００２９】
この層間絶縁膜３にはたとえば下部配線層２に達するコンタクトホール３ａと、複数のアライメントマーク２ｂに達する開口部３ｂとが設けられている。コンタクトホール３ａ内にはプラグ層４が充填されており、開口部３ｂ内にはコンタクトホール埋込用導電層４が残存している。層間絶縁膜３上には上部配線層５が形成されており、プラグ層４を介して下部配線層４と電気的に接続されている。
【００３０】
この構成において、開口部３ｂの側壁と、その開口部３ｂの側壁の最も近くに位置するアライメントマーク２ｂの側壁との間隔Ｌ1は、マーク層２ａの上面と層間絶縁膜３の上面との間隔をＨとしたとき、Ｈ×２０＋５０μｍ以上の寸法に設定されている。
【００３１】
この間隔Ｌ1は、マーク層２ａの上面と層間絶縁膜３の上面との間隔Ｈが７００ｎｍ程度のときには、たとえば８０μｍとされる。なお、このときの開口部３ｂの図１中の横方向の全長は２６０μｍ程度である。
【００３２】
次に本実施の形態の製造方法について説明する。
図３および図４は、本発明の実施の形態１におけるアライメントマークを有する半導体装置の製造方法を工程順に示す概略断面図である。図３を参照して、シリコン基板１の表面上に導電層が形成され、通常の写真製版技術およびエッチング技術によりパターニングされる。それにより、下部配線層２と、凹型のアライメントマーク２ｂを構成するマーク層２ａとが導電層から形成される。この下部配線層２およびマーク層２ａ上を覆うように層間絶縁膜３が形成される。この層間絶縁膜３の上面は、たとえばＣＭＰにより平坦化される。この後、通常の写真製版技術およびエッチング技術により、層間絶縁膜３にコンタクトホール３ａと開口部３ｂとが形成される。このとき、上記間隔Ｌ1がＨ×２０＋５０μｍ以上となるように開口部３ｂが形成される。この後、コンタクトホール３ａを埋込むように表面全面にコンタクトホール埋込用導電層４が形成される。
【００３３】
図４を参照して、ＣＭＰの研磨布１０により、層間絶縁膜３上のコンタクトホール埋込用導電層４が除去されることにより、コンタクトホール３ａ内にプラグ層４が形成されるとともに、開口部３ｂ内に導電層４が残存される。このＣＭＰの際に、研磨布１０がたわむことにより、開口部３ｂ内の複数のアライメントマーク２ｂ上の導電層４も幾分除去される。
【００３４】
この後、表面全面に上部配線層用の導電層が形成された後、この上部配線層用の導電層上にフォトレジストが塗布される。このフォトレジストは露光・現像によりパターニングされる。このフォトレジストの露光は、複数のアライメントマーク２ｂの位置検出信号に基づいて下部配線層２に対してアライメントされたマスク（レチクル）を介してフォトレジストに光を当てることにより行なわれる。パターニングされたフォトレジストをマスクとして上部配線層用の導電層をエッチングすることにより、図１および図２に示す上部配線層５が形成される。この後、レジストパターンがアッシングなどにより除去されて図１および図２に示すアライメントマークを有する半導体装置が完成する。
【００３５】
なお、図１および図２に示す凹型のアライメントマーク２ｂは、たとえば溝タイプのマークを形成した画像認識型のＦＩＡマークである。ここで画像認識型とは、横方向に走査線があり、走査線１本ずつで検出し、それらを加算平均し、その波形から中心位置を計測する方法であり、この方法では、Ｘ方向およびＹ方向はそれぞれ別々に計測される。またＦＩＡマークの方式とは、走査線方向に対して１つの画像データを取込み、その複数個の画像データの加算平均により１つのデータとする方式である。
【００３６】
この方式によれば、図１の図中横方向に対してマーク部（段差）の非対称があればマークの波形に影響が生じるが、図中縦方向に関してはその影響が少ない。このため、図１におけるアライメントマーク２ｂと開口部３ｂの側壁との図中縦方向の間隔Ｌ2は、間隔Ｌ1のように大きく寸法を確保する必要はない。しかし、マーク部（段差部）の非対称によるマーク波形の影響を極力抑えるのであれば、図中縦方向の間隔Ｌ2も間隔Ｌ1と同程度（＝Ｈ×２０＋５０μｍ以上）とすることが好ましい。
【００３７】
なお、本実施の形態では、溝タイプのマーク構造について説明したが、図５に示すように台地残しタイプの構造についても同様に本発明を適用することができる。図５を参照して、台地残しタイプのマーク構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。開口部３ｂの側壁と、その側壁に最も近い凸型のアライメントマーク２ｃの側面との間隔Ｌ1は、アライメントマーク２ｃの上端と層間絶縁膜３の上面との間隔をＨとしたとき、Ｈ×２０＋５０μｍ以上となるように設定されている。
【００３８】
なお、これ以外の構成については、上述した実施の形態１とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００３９】
また、アライメントマークの本数は７本として説明したが、これに限定されず、１本以上であればよい。
【００４０】
本実施の形態では、開口部３ｂの側壁とアライメントマーク２ｂ（２ｃ）との間隔Ｌ1がＣＭＰの研磨布１０のたわみを考慮して十分に大きく確保されている。このため、図４においてアライメントマーク２ｂ（２ｃ）上の導電層４は、ＣＭＰの研磨布１０により均一かつ平坦に研磨される。よって、アライメントマーク２ｂ上の導電層４の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００４１】
（実施の形態２）
図６は本発明の実施の形態２におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図７は図６のＶＩＩ−ＶＩＩ線に沿う概略断面図である。
【００４２】
図６および図７を参照して、シリコン基板１の表面上に、配線層２とマーク層２ａとが、同一の層からパターニングにより分離して形成されている。マーク層２ａには、複数の凹型のアライメントメーク２ｂが設けられており、画像認識型のＦＩＡマークをなしている。下部配線層２およびマーク層２ａ上には層間絶縁膜３が形成されており、この層間絶縁膜３の上面はたとえばＣＭＰにより平坦化されている。
【００４３】
この層間絶縁膜３にはたとえば下部配線層２に達するコンタクトホール３ａと、アライメントマーク２ｂ上に達する開口部３ｂとが設けられている。コンタクトホール３ａ内にはプラグ層４が充填されており、開口部３ｂ内にはコンタクトホール埋込用導電層４が残存している。層間絶縁膜３上には、上部配線層５が形成されており、プラグ層４を介して下部配線層２と電気的に接続されている。
【００４４】
この構成において、開口部３ｂは、マーク層２ａの上面と層間絶縁膜３の上面との間隔をＨとしたときに、Ｈ×２０μｍ以下の開口径部分を有している。
【００４５】
次に、本実施の形態の製造方法について説明する。
図８および図９は、本発明の実施の形態２におけるアライメントマークを有する半導体装置の製造方法を工程順に示す概略断面図である。図８を参照して、シリコン基板１の表面上に導電層が形成され、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより、下部配線層２と、凹型のアライメントマーク２ｂを構成するマーク層２ａとが導電層から形成される。この下部配線層２およびマーク層２ａ上を覆うように層間絶縁膜３が形成される。この層間絶縁膜３の上面は、たとえばＣＭＰにより平坦化される。この後、通常の写真製版技術およびエッチング技術により層間絶縁膜３にコンタクトホール３ａと複数の開口部３ｂとが形成される。このとき、開口部３ｂは、上記の開口径Ｌ3（Ｈ×２０μｍ以下）となる部分を有するように形成される。この後、コンタクトホール３ａを埋込むように表面全面にコンタクトホール埋込用導電層４が形成される。
【００４６】
図９を参照して、ＣＭＰの研磨布１０により、層間絶縁膜３上のコンタクトホール埋込用導電層４が除去されることにより、コンタクトホール３ａ内にプラグ層４が形成されるとともに、開口部３ｂ内に導電層４が残存される。このＣＭＰの際には、アライメントマーク２ｂ真上の導電層４には研磨布１０は接しない。
【００４７】
この後、上部配線層用の導電層が表面全面に形成され、この上部配線層用の導電層上にフォトレジストが塗布される。マスクが、アライメントマーク２ｂの位置検出信号に基づいて下部配線層２に対して位置決めされる。このマスクを介してフォトレジストが露光した後に現像されることでパターニングされる。このレジストパターンをマスクとして上部配線層用の導電層をエッチングすることにより、図６および図７に示す上部配線層５が形成される。
【００４８】
上記の画像認識型のアライメント方式では、図１０に示すように開口部３ｂのエッジ部分の信号とアライメントマーク２ｂの信号が同時に現われる。このため、アライメントマーク２ｂの信号のみを信号解析により抽出することで、アライメント計測が行なわれる。
【００４９】
なお本実施の形態では、溝タイプのマーク構造について説明したが、図１１に示すように台地残しタイプの構造についても本発明を適用することができる。図１１を参照して、台地残しタイプの構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。このときの開口部３ｂも、上記と同様の開口径Ｌ3（Ｈ×２０μｍ以下）を有するように設定されている。
【００５０】
なお、これ以外の構成については図６および図７に示す構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００５１】
本実施の形態では、図９に示すようにＣＭＰの研磨布１０がアライメントマーク２ｂ真上の導電層４を研磨しないように開口部３ｂの径が小さく設定されている。このため、アライメントマーク２ｂ上の導電層４の上面の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００５２】
（実施の形態３）
図１２は本発明の実施の形態３におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図１３は図１２のＸＩＩＩ−ＸＩＩＩ線に沿う概略断面図である。
【００５３】
図１２および図１３を参照して、本実施の形態では、上述した実施の形態２と比較して、アライメントマークの方式が異なる。つまり、実施の形態２では、画像認識型のＦＩＡマーク方式について説明したが、本実施の形態のアライメントマークは、回折光検出型のＬＳＡマーク方式である。つまり図１２においてレーザのスキャン方向が矢印Ａ方向とした場合に、レーザのスキャン方向に直交する方向に複数個のアライメントマーク２ｂが配置されている。この図１２の縦方向に配置された複数のアライメントマーク２ｂは１つの開口部３ｂ内に配置されている。
【００５４】
なお、これ以外の構成については上述した図６および図７の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００５５】
ここで回折光検出型とは、レーザビームをスキャン方向に移動させたときに、８μｍピッチのドットマーク上を通るとスキャン方向とは垂直の方向に回折光が発生するという原理を応用してマークの位置を検出する方法のことをいう。またＬＳＡはレーザ光でウェハ上のマークをスキャンすることにより、アライメントマーク位置を検出するためのセンサのことをいう。ここでＬＳＡ用のレーザビームとウェハ上に作られたＬＳＡマークが重なると、回折光が発生し、この発生した回折光の強度波形からＬＳＡマークの正確な位置が求められる。
【００５６】
また、回折光検出型のアライメント方式では、図１４に示すように開口部３ｂのエッジ部からの回折光は発生せず、アライメントマーク２ｂからの回折光のみが得られる。このため、良好な信号が得られ、精度良くアライメント計測を行なうことができる。
【００５７】
なお、本実施の形態では、溝タイプのマーク構造について説明したが、図１５に示すように台地残しタイプの構造についても本発明を適用することができる。図１５を参照して、台地残しタイプの構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。
【００５８】
なおこれ以外の構成については上述した図１２および図１３の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００５９】
本実施の形態においても、上述した実施の形態２と同様、ＣＭＰの研磨布１０がアライメントマーク真上の導電層４を研磨しないよう開口部３ｂの径が小さく設定されている。このため、アライメントマーク２ｂ上の導電層４の上面の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００６０】
（実施の形態４）
図１６は本発明の実施の形態４におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図１７および図１８は図１６のＸＶＩＩ−ＸＶＩＩ線およびＸＶＩＩＩ−ＸＶＩＩＩ線に沿う概略断面図である。
【００６１】
図１６〜図１８を参照して、シリコン基板１の表面上には、下部配線層２とマーク層２ａとが、同一の層からパターニングにより分離して形成されている。このマーク層２ａには、凹型のアライメントマーク２ｂが形成されており、画像認識型のＦＩＡマークをなしている。この下部配線層２およびマーク層２ａ上に層間絶縁膜３が形成されており、この層間絶縁膜３の上面はたとえばＣＭＰにより平坦化されている。
【００６２】
層間絶縁膜３には、下部配線層２に達するコンタクトホール３ａと複数のアライメントマーク２ｂに達する開口部３ｂとが形成されている。この開口部３ｂとアライメントマーク２ｂとは平面的に直交するように配置されている。
【００６３】
コンタクトホール３ａ内にはプラグ層４が充填されており、開口部３ｂ内にはコンタクトホール埋込用導電層４が残存している。層間絶縁膜３上には上部配線層５が形成されており、プラグ層４を介して下部配線層２に電気的に接続されている。
【００６４】
この構成において、開口部３ｂは、マーク層２ａの上面と層間絶縁膜３の上面との間隔をＨとしたときに、Ｈ×２０μｍ以下の開口径Ｌ3部分を有している（図１８）。
【００６５】
次に本実施の形態の製造方法について説明する。
図１９および図２０は、本発明の実施の形態４におけるアライメントマークを有する半導体装置の製造方法を工程順に示す概略断面図である。図１９を参照して、シリコン基板１の表面上に導電層が形成され、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより、下部配線層２と、凹型のアライメントマーク２ｂを構成するマーク層２ａとが導電層から形成される。この下部配線層２およびマーク層２ａ上を覆うように層間絶縁膜３が形成される。この層間絶縁膜３の上面は、たとえばＣＭＰにより平坦化される。この後、通常の写真製版技術およびエッチング技術により層間絶縁膜３にコンタクトホール３ａおよび開口部３ｂが形成される。このとき、開口部３ｂが、上記開口径Ｌ3（Ｈ×２０μｍ以下）となる部分を有するように形成される。この後、コンタクトホール３ａ内を埋込むように表面全面にコンタクトホール埋込用導電層４が形成される。
【００６６】
図２０を参照して、ＣＭＰの研磨布１０により、層間絶縁膜３上のコンタクトホール埋込用導電層４が除去されることにより、コンタクトホール３ａ内にプラグ層４が形成され、開口部３ｂ内に導電層４の一部が残存される。このＣＭＰの際には、アライメントマーク７２ｂ真上の導電層４には研磨布１０は接しない。
【００６７】
この後、上部配線層用の導電層が表面全面に形成され、その上部配線層用の導電層上にフォトレジストが塗布される。マスクが、アライメントマーク２ｂの位置検出信号に基づいて下部配線層２に対して位置決めされる。このマスクを介してフォトレジストが露光された後に現像されることでパターニングされる。このレジストパターンをマスクとして上部配線層用の導電層をエッチングすることにより図１６および図１７に示す上部配線層５が得られる。
【００６８】
本実施の形態では、アライメントマーク２ｂが開口部３ｂに直交するように設けられているため、図２１のようなアライメントマーク２ｂを明確に示す良好な信号が得られ、アライメント計測を精度良く行なうことが可能となる。
【００６９】
なお本実施の形態においては溝タイプのマーク構造について説明したが、図２２および図２３に示す台地残しタイプのマーク構造についても本発明を適用することができる。なお、図２２は図１６のＸＶＩＩ−ＸＶＩＩ線の断面に対応し、図２３は図１６のＸＶＩＩＩ−ＸＶＩＩＩ線の断面に対応する。
【００７０】
図１５、図２２および図２３を参照して、台地残しタイプのマーク構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。
【００７１】
なお、これ以外の構成については上述した図１６〜図１８の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００７２】
本実施の形態においても、上述した実施の形態２と同様、ＣＭＰの研磨布１０がアライメントマーク真上の導電層４を研磨しないよう開口部３ｂの径が小さく設定されている。このため、アライメントマーク２ｂ上の導電層４の上面の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００７３】
また、上記実施の形態２では、アライメントマーク２ａ（または２ｂ）は、開口部３ｂの延びる方向と平面的に見て平行方向に延びている。この場合の画像認識型のアライメントマークでは、図１０に示すように開口部３ｂのエッジ部からも回折光が発生する。このため、開口部３ｂのエッジ部の信号を除去してアライメントマークの信号のみを抽出するか、または実施の形態３に示すように回折光検出型のアライメントマークにして開口部３ｂのエッジ部の信号が生じないようにする必要がある。
【００７４】
これに対して、本実施の形態においては、図１６に示すようにアライメントマーク２ｂ（または２ｃ）は、開口部３ｂの延びる方向と平面的に見て直交方向に延びている。この場合、画像認識型のアライメントマークでは、開口部３ｂのエッジも認識するが、波形処理の関係上、アライメントマーク２ｂ（または２ｃ）の方が強い波形を出すため、アライメントマーク２ｂ（または２ｃ）に対してのみアライメントすることができる。また、回折光検出型のアライメントマークの場合、ある角度に発生した回折光のみを検出器で計測するため、その検出範囲を超えた回折光はは検出しない。それを利用して、開口部３ｂのピッチを密集パターンにすることにより、開口部３ｂから発生する回折光を除外し、アライメントマークに対してのみアライメントすることができる。
【００７５】
なお、上述した実施の形態１、２および４においては、画像認識型であるＦＩＡマークを例に取り説明したが、これに限定されず、他のあらゆる画像認識型のマークに本発明を適用することができる。また実施の形態３においては回折光検出型であるＬＳＡマークを例に取り説明したが、これに限定されず、他のあらゆる回折光検出型のマークに本発明を適用することができる。
【００７６】
また実施の形態１〜４において下部配線層２、マーク層２ａ、上部配線層５、プラグ層４の材質は、導電材料であればよく、不純物が導入された多結晶シリコン（ドープトポリシリコン）と、タングステンシリサイド（ＷＳｉ）、チタンシリサイド（ＴｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、タンタルシリサイド（ＴａＳｉ）、モリブデンシリサイド（ＭｏＳｉ）などのシリサイドとからなるポリサイドであってもよく、またアルミニウム（Ａｌ）、アルミニウム・銅（ＡｌＣｕ）、アルミニウム・シリコン・銅（ＡｌＳｉＣｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）などの金属材料や、窒化チタン（ＴｉＮ）、酸化タンタル（ＴｉＯ）、酸化ルテニウム（ＲｕＯ2）、ＢＳＴ（ＢａＳｒＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸ジルコン酸鉛（ＰＺＴ）などの高誘電率材料であってもよい。
【００７７】
また層間絶縁膜３の材質は絶縁材料であればよく、酸化シリコン（ＳｉＯ2）などの透明膜や低誘電率層間膜や半透明膜および不透明膜などの材料であってもよい。
【００７８】
また、上記実施の形態１〜４における研磨布１０には、たとえば硬度（ＡＳＫＥＲ−Ｃ）９５の研磨布が用いられるが、これに限定されるものではない。
【００７９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８５】
【発明の効果】
本発明のアライメントマークを有する半導体装置およびその製造方法では、複数のアライメントマークの各々が複数の開口部の各々の延びる方向と平面的に見て直交する方向に延びるように形成される。これにより、アライメントマークを精度良く行なうことが可能となる。
【００８６】
上記他の局面において好ましくは、アライメントマーク計測時に発生する開口部のエッジ部分における信号が除去され、アライメントマークの信号のみが抽出される。これにより、アライメントマークの信号のみを精度良く検出することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図２】 図１のＩＩ−ＩＩ線に沿う概略断面図である。
【図３】 本発明の実施の形態１におけるアライメントマークを有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図４】 本発明の実施の形態１におけるアライメントマークを有する半導体装置の製造方法の第２の工程を示す概略断面図である。
【図５】 本発明の実施の形態１における台地残しタイプのアライメントマークを有する半導体装置の構成を示す概略断面図である。
【図６】 本発明の実施の形態２におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図７】 図６のＶＩＩ−ＶＩＩ線に沿う概略断面図である。
【図８】 本発明の実施の形態２におけるアライメントマークを有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図９】 本発明の実施の形態２におけるアライメントマークを有する半導体装置の製造方法の第２の工程を示す概略断面図である。
【図１０】 本発明の実施の形態２におけるアライメントマークを有する半導体装置のアライメント信号を示す図である。
【図１１】 本発明の実施の形態２における台地残しタイプのアライメントマークを有する半導体装置の構成を示す概略断面図である。
【図１２】 本発明の実施の形態３におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図１３】 図１２のＸＩＩＩ−ＸＩＩＩ線に沿う概略断面図である。
【図１４】 本発明の実施の形態３におけるアライメントマークを有する半導体装置のアライメント信号を示す図である。
【図１５】 本発明の実施の形態３における台地残しタイプのアライメントマークを有する半導体装置の構成を概略的に示す断面図である。
【図１６】 本発明の実施の形態４におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図１７】 図１６のＸＶＩＩ−ＸＶＩＩ線に沿う概略断面図である。
【図１８】 図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う概略断面図である。
【図１９】 本発明の実施の形態４におけるアライメントマークを有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図２０】 本発明の実施の形態４におけるアライメントマークを有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図２１】 本発明の実施の形態４におけるアライメントマークを有する半導体装置のアライメント信号を示す図である。
【図２２】 本発明の実施の形態４における台地残しタイプのアライメントマークを有する半導体装置の構成を概略的に示す断面図である。
【図２３】 本発明の実施の形態４における台地残しタイプのアライメントマークを有する半導体装置の構成を概略的に示す断面図である。
【図２４】 従来の層間絶縁膜を平坦化しない場合のアライメントマーク付近の構成を示す概略断面図である。
【図２５】 層間絶縁膜を平坦化した場合のアライメントマーク付近の構成を示す概略断面図である。
【図２６】 図２５の構成においてＣＭＰを行なう様子を示す概略断面図である。
【図２７】 ＣＭＰにより段差が非対称に研磨された様子を示す概略断面図である。
【符号の説明】
１ シリコン基板、２ 下部配線層、２ａ マーク層、２ｂ，２ｃ アライメントマーク、３ 層間絶縁膜、３ａ コンタクトホール、４ コンタクトホール埋込用導電層、５ 上部配線層。
【発明の属する技術分野】
本発明は、アライメントマークを有する半導体装置およびその製造方法に関するものであり、具体的には、ウェハとマスクとの重ね合わせに用いるアライメントマークを有する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体製造工程において配線層を形成するとき、下部配線層に対して上部配線層形成用マスクの位置合わせを行なう必要がある。このマスクの位置合わせをする場合、半導体ウェハに形成したアライメントマークを被覆する層間絶縁膜の上面の段差を検出する方法と、層間絶縁膜を開口してアライメントマークの段差を検出する方法がある。
【０００３】
図２４は、層間絶縁膜上面の段差を検出するタイプのアライメントマーク形成領域の概略断面図である。図２４を参照して、半導体基板１０１の表面上には、下部配線層（図示せず）と同一の層から分離して形成された複数のアライメントマーク１０２ａが形成されている。下部配線層とアライメントマーク１０２ａとを覆うように層間絶縁膜１０３が形成されている。
【０００４】
この層間絶縁膜１０３の上面には、アライメントマーク１０２ａと半導体基板１０１表面との段差形状を反映した段差が現われる。このため、この層間絶縁膜１０３の上面の段差を検出することにより、間接的にアライメントマーク１０２ａの位置を検出することが可能となる。これにより、下部配線層に対してマスク合わせを行なって上部配線層１０５をパターニングすることができる。
【０００５】
ところで、ＬＳＩ（Large Scale Integrated circuit）の配線の多層化に伴い、層間絶縁膜の新たな平坦化技術として、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）が注目されている。このＣＭＰは、ウェハ上にスラリー（研磨剤）を供給してパッド（研磨布）で機械的に表面を研磨する技術であり、従来の平坦化技術に比して、平坦性、垂直方向の形状制御性において格段に優れている。
【０００６】
しかしながら、このＣＭＰを従来プロセスにそのまま適用すると、図２４において層間絶縁膜１０３の上面が平坦になってしまう。このため、層間絶縁膜１０３上面の段差からアライメントマーク１０２ａの位置を検出できず、その後に継続するマスク合わせが不可能となる。そこで、上述したように層間絶縁膜を開口して、直接アライメントマークの段差を検出する方法がとられる。
【０００７】
図２５を参照して、この方法では、層間絶縁膜１０３に、アライメントマーク１０２ａを露出するための開口部１０３ａが形成されている。これにより、層間絶縁膜１０３の上面がＣＭＰにより平坦化されていても、開口部１０３ａからアライメントマーク１０２ａによる段差を検出することができる。このため、上部配線層１０５をパターニングするためのマスクの位置合わせを行なうことが可能となる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図２５に示すように層間絶縁膜１０３に開口部１０３ａを設けるタイプにおいても、アライメント精度が著しく劣化するという問題点があった。以下、そのことについて詳細に説明する。
【０００９】
たとえば上部配線層１０５の形成前にコンタクトホール内にプラグ層を形成する場合、図２６を参照して、コンタクトホール埋込用導電層１０４が表面全面に形成された後に、ＣＭＰ研磨布１０で研磨される。これにより、層間絶縁膜１０３上の導電層１０３はすべて除去されて、コンタクトホール内に導電層１０４が残存されてプラグ層が形成される。
【００１０】
この場合、開口部１０３ａ内ではＣＭＰ研磨布１１０がたわむことにより導電層１０４の上面が幾分研磨される。しかしながら、図２７に示すように複数のアライメントマーク１０２ａ上の導電層１０４は均一に研磨されない。このため、導電層１０４上を覆う上部配線層の上面に現われる段差も、非対称な段差となり、アライメントマーク１０２ａによる段差を正確に反映したものではない。よって上部配線層のパターニング用マスクの位置合わせにおけるアライメント精度が著しく劣化してしまう。
【００１１】
それゆえ、本発明の目的は、層間絶縁膜を平坦化した場合でも、良好なアライメント精度の得られる半導体装置およびその製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明のアライメントマークを有する半導体装置は、半導体基板と、複数のアライメントマークと、絶縁層とを備えている。半導体基板は、主表面を有している。複数のアライメントマークは、半導体基板の主表面上に形成されたマーク層で構成されている。絶縁層は、半導体基板の主表面上であってマーク層上に形成され、かつそれぞれが複数のアライメントマークに達する複数の開口部を有している。絶縁層の上面を研磨布を用いて化学的機械的研磨する際に研磨布がマーク層の上面を化学的機械的研磨しないように、アライメントマークを構成するマーク層の上面が絶縁層の上面よりも半導体基板の主表面側に位置している。複数のアライメントマークの各々は平面的にみて縦長の矩形であり、複数の開口部の各々は平面的に見て横長の矩形であり、かつ複数のアライメントマークの各々と複数の開口部の各々とは平面的に見て互いに直交している。
【００１７】
これにより、アライメントを精度良く行なうことが可能となる。
【００２３】
本発明のアライメントマークを有する半導体装置の製造方法は、以下の工程を備えている。
まず半導体基板の主表面上に複数のアライメントマークを構成するマーク層が形成される。そしてマーク層上を覆うように絶縁層が形成される。そしてそれぞれが複数のアライメントマークに達する複数の開口部が絶縁層に形成される。そして絶縁層上および開口部から露出したアライメントマーク上を覆うように被覆層が形成される。そして研磨布を用いた化学的機械的研磨法により、絶縁層上の被覆層が除去される。化学的機械的研磨の工程において、研磨布がマーク層の上面を化学的機械的研磨しないように、アライメントマークを構成するマーク層の上面が絶縁層の上面よりも半導体基板の主表面側に位置する。複数のアライメントマークの各々は平面的にみて縦長の矩形であり、複数の開口部の各々は平面的に見て横長の矩形であり、複数のアライメントマークの各々と複数の開口部の各々とが平面的に見て互いに直交するように形成される。
【００２４】
これにより、アライメントを精度良く行なうことが可能となる。
上記他の局面において好ましくは、アライメントマーク計測時に発生する開口部のエッジ部分における信号が除去され、アライメントマークの信号のみが抽出される。
【００２５】
これにより、アライメントマークの位置を精度良く検出することが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図２は図１のＩＩ−ＩＩ線に沿う概略断面図である。
【００２８】
図１および図２を参照して、シリコン基板１の表面上には、下部配線層２とマーク層２ａとが、同一の層からパターニングにより分離して形成されている。マーク層２ａには、複数の凹型のアライメントマーク２ｂが設けられており、画像認識型のＦＩＡマークをなしている。下部配線層２およびマーク層２ａ上には層間絶縁膜３が形成されており、この層間絶縁膜３の上面はたとえばＣＭＰにより平坦化されいる。
【００２９】
この層間絶縁膜３にはたとえば下部配線層２に達するコンタクトホール３ａと、複数のアライメントマーク２ｂに達する開口部３ｂとが設けられている。コンタクトホール３ａ内にはプラグ層４が充填されており、開口部３ｂ内にはコンタクトホール埋込用導電層４が残存している。層間絶縁膜３上には上部配線層５が形成されており、プラグ層４を介して下部配線層４と電気的に接続されている。
【００３０】
この構成において、開口部３ｂの側壁と、その開口部３ｂの側壁の最も近くに位置するアライメントマーク２ｂの側壁との間隔Ｌ1は、マーク層２ａの上面と層間絶縁膜３の上面との間隔をＨとしたとき、Ｈ×２０＋５０μｍ以上の寸法に設定されている。
【００３１】
この間隔Ｌ1は、マーク層２ａの上面と層間絶縁膜３の上面との間隔Ｈが７００ｎｍ程度のときには、たとえば８０μｍとされる。なお、このときの開口部３ｂの図１中の横方向の全長は２６０μｍ程度である。
【００３２】
次に本実施の形態の製造方法について説明する。
図３および図４は、本発明の実施の形態１におけるアライメントマークを有する半導体装置の製造方法を工程順に示す概略断面図である。図３を参照して、シリコン基板１の表面上に導電層が形成され、通常の写真製版技術およびエッチング技術によりパターニングされる。それにより、下部配線層２と、凹型のアライメントマーク２ｂを構成するマーク層２ａとが導電層から形成される。この下部配線層２およびマーク層２ａ上を覆うように層間絶縁膜３が形成される。この層間絶縁膜３の上面は、たとえばＣＭＰにより平坦化される。この後、通常の写真製版技術およびエッチング技術により、層間絶縁膜３にコンタクトホール３ａと開口部３ｂとが形成される。このとき、上記間隔Ｌ1がＨ×２０＋５０μｍ以上となるように開口部３ｂが形成される。この後、コンタクトホール３ａを埋込むように表面全面にコンタクトホール埋込用導電層４が形成される。
【００３３】
図４を参照して、ＣＭＰの研磨布１０により、層間絶縁膜３上のコンタクトホール埋込用導電層４が除去されることにより、コンタクトホール３ａ内にプラグ層４が形成されるとともに、開口部３ｂ内に導電層４が残存される。このＣＭＰの際に、研磨布１０がたわむことにより、開口部３ｂ内の複数のアライメントマーク２ｂ上の導電層４も幾分除去される。
【００３４】
この後、表面全面に上部配線層用の導電層が形成された後、この上部配線層用の導電層上にフォトレジストが塗布される。このフォトレジストは露光・現像によりパターニングされる。このフォトレジストの露光は、複数のアライメントマーク２ｂの位置検出信号に基づいて下部配線層２に対してアライメントされたマスク（レチクル）を介してフォトレジストに光を当てることにより行なわれる。パターニングされたフォトレジストをマスクとして上部配線層用の導電層をエッチングすることにより、図１および図２に示す上部配線層５が形成される。この後、レジストパターンがアッシングなどにより除去されて図１および図２に示すアライメントマークを有する半導体装置が完成する。
【００３５】
なお、図１および図２に示す凹型のアライメントマーク２ｂは、たとえば溝タイプのマークを形成した画像認識型のＦＩＡマークである。ここで画像認識型とは、横方向に走査線があり、走査線１本ずつで検出し、それらを加算平均し、その波形から中心位置を計測する方法であり、この方法では、Ｘ方向およびＹ方向はそれぞれ別々に計測される。またＦＩＡマークの方式とは、走査線方向に対して１つの画像データを取込み、その複数個の画像データの加算平均により１つのデータとする方式である。
【００３６】
この方式によれば、図１の図中横方向に対してマーク部（段差）の非対称があればマークの波形に影響が生じるが、図中縦方向に関してはその影響が少ない。このため、図１におけるアライメントマーク２ｂと開口部３ｂの側壁との図中縦方向の間隔Ｌ2は、間隔Ｌ1のように大きく寸法を確保する必要はない。しかし、マーク部（段差部）の非対称によるマーク波形の影響を極力抑えるのであれば、図中縦方向の間隔Ｌ2も間隔Ｌ1と同程度（＝Ｈ×２０＋５０μｍ以上）とすることが好ましい。
【００３７】
なお、本実施の形態では、溝タイプのマーク構造について説明したが、図５に示すように台地残しタイプの構造についても同様に本発明を適用することができる。図５を参照して、台地残しタイプのマーク構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。開口部３ｂの側壁と、その側壁に最も近い凸型のアライメントマーク２ｃの側面との間隔Ｌ1は、アライメントマーク２ｃの上端と層間絶縁膜３の上面との間隔をＨとしたとき、Ｈ×２０＋５０μｍ以上となるように設定されている。
【００３８】
なお、これ以外の構成については、上述した実施の形態１とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００３９】
また、アライメントマークの本数は７本として説明したが、これに限定されず、１本以上であればよい。
【００４０】
本実施の形態では、開口部３ｂの側壁とアライメントマーク２ｂ（２ｃ）との間隔Ｌ1がＣＭＰの研磨布１０のたわみを考慮して十分に大きく確保されている。このため、図４においてアライメントマーク２ｂ（２ｃ）上の導電層４は、ＣＭＰの研磨布１０により均一かつ平坦に研磨される。よって、アライメントマーク２ｂ上の導電層４の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００４１】
（実施の形態２）
図６は本発明の実施の形態２におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図７は図６のＶＩＩ−ＶＩＩ線に沿う概略断面図である。
【００４２】
図６および図７を参照して、シリコン基板１の表面上に、配線層２とマーク層２ａとが、同一の層からパターニングにより分離して形成されている。マーク層２ａには、複数の凹型のアライメントメーク２ｂが設けられており、画像認識型のＦＩＡマークをなしている。下部配線層２およびマーク層２ａ上には層間絶縁膜３が形成されており、この層間絶縁膜３の上面はたとえばＣＭＰにより平坦化されている。
【００４３】
この層間絶縁膜３にはたとえば下部配線層２に達するコンタクトホール３ａと、アライメントマーク２ｂ上に達する開口部３ｂとが設けられている。コンタクトホール３ａ内にはプラグ層４が充填されており、開口部３ｂ内にはコンタクトホール埋込用導電層４が残存している。層間絶縁膜３上には、上部配線層５が形成されており、プラグ層４を介して下部配線層２と電気的に接続されている。
【００４４】
この構成において、開口部３ｂは、マーク層２ａの上面と層間絶縁膜３の上面との間隔をＨとしたときに、Ｈ×２０μｍ以下の開口径部分を有している。
【００４５】
次に、本実施の形態の製造方法について説明する。
図８および図９は、本発明の実施の形態２におけるアライメントマークを有する半導体装置の製造方法を工程順に示す概略断面図である。図８を参照して、シリコン基板１の表面上に導電層が形成され、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより、下部配線層２と、凹型のアライメントマーク２ｂを構成するマーク層２ａとが導電層から形成される。この下部配線層２およびマーク層２ａ上を覆うように層間絶縁膜３が形成される。この層間絶縁膜３の上面は、たとえばＣＭＰにより平坦化される。この後、通常の写真製版技術およびエッチング技術により層間絶縁膜３にコンタクトホール３ａと複数の開口部３ｂとが形成される。このとき、開口部３ｂは、上記の開口径Ｌ3（Ｈ×２０μｍ以下）となる部分を有するように形成される。この後、コンタクトホール３ａを埋込むように表面全面にコンタクトホール埋込用導電層４が形成される。
【００４６】
図９を参照して、ＣＭＰの研磨布１０により、層間絶縁膜３上のコンタクトホール埋込用導電層４が除去されることにより、コンタクトホール３ａ内にプラグ層４が形成されるとともに、開口部３ｂ内に導電層４が残存される。このＣＭＰの際には、アライメントマーク２ｂ真上の導電層４には研磨布１０は接しない。
【００４７】
この後、上部配線層用の導電層が表面全面に形成され、この上部配線層用の導電層上にフォトレジストが塗布される。マスクが、アライメントマーク２ｂの位置検出信号に基づいて下部配線層２に対して位置決めされる。このマスクを介してフォトレジストが露光した後に現像されることでパターニングされる。このレジストパターンをマスクとして上部配線層用の導電層をエッチングすることにより、図６および図７に示す上部配線層５が形成される。
【００４８】
上記の画像認識型のアライメント方式では、図１０に示すように開口部３ｂのエッジ部分の信号とアライメントマーク２ｂの信号が同時に現われる。このため、アライメントマーク２ｂの信号のみを信号解析により抽出することで、アライメント計測が行なわれる。
【００４９】
なお本実施の形態では、溝タイプのマーク構造について説明したが、図１１に示すように台地残しタイプの構造についても本発明を適用することができる。図１１を参照して、台地残しタイプの構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。このときの開口部３ｂも、上記と同様の開口径Ｌ3（Ｈ×２０μｍ以下）を有するように設定されている。
【００５０】
なお、これ以外の構成については図６および図７に示す構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００５１】
本実施の形態では、図９に示すようにＣＭＰの研磨布１０がアライメントマーク２ｂ真上の導電層４を研磨しないように開口部３ｂの径が小さく設定されている。このため、アライメントマーク２ｂ上の導電層４の上面の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００５２】
（実施の形態３）
図１２は本発明の実施の形態３におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図１３は図１２のＸＩＩＩ−ＸＩＩＩ線に沿う概略断面図である。
【００５３】
図１２および図１３を参照して、本実施の形態では、上述した実施の形態２と比較して、アライメントマークの方式が異なる。つまり、実施の形態２では、画像認識型のＦＩＡマーク方式について説明したが、本実施の形態のアライメントマークは、回折光検出型のＬＳＡマーク方式である。つまり図１２においてレーザのスキャン方向が矢印Ａ方向とした場合に、レーザのスキャン方向に直交する方向に複数個のアライメントマーク２ｂが配置されている。この図１２の縦方向に配置された複数のアライメントマーク２ｂは１つの開口部３ｂ内に配置されている。
【００５４】
なお、これ以外の構成については上述した図６および図７の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００５５】
ここで回折光検出型とは、レーザビームをスキャン方向に移動させたときに、８μｍピッチのドットマーク上を通るとスキャン方向とは垂直の方向に回折光が発生するという原理を応用してマークの位置を検出する方法のことをいう。またＬＳＡはレーザ光でウェハ上のマークをスキャンすることにより、アライメントマーク位置を検出するためのセンサのことをいう。ここでＬＳＡ用のレーザビームとウェハ上に作られたＬＳＡマークが重なると、回折光が発生し、この発生した回折光の強度波形からＬＳＡマークの正確な位置が求められる。
【００５６】
また、回折光検出型のアライメント方式では、図１４に示すように開口部３ｂのエッジ部からの回折光は発生せず、アライメントマーク２ｂからの回折光のみが得られる。このため、良好な信号が得られ、精度良くアライメント計測を行なうことができる。
【００５７】
なお、本実施の形態では、溝タイプのマーク構造について説明したが、図１５に示すように台地残しタイプの構造についても本発明を適用することができる。図１５を参照して、台地残しタイプの構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。
【００５８】
なおこれ以外の構成については上述した図１２および図１３の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００５９】
本実施の形態においても、上述した実施の形態２と同様、ＣＭＰの研磨布１０がアライメントマーク真上の導電層４を研磨しないよう開口部３ｂの径が小さく設定されている。このため、アライメントマーク２ｂ上の導電層４の上面の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００６０】
（実施の形態４）
図１６は本発明の実施の形態４におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図であり、図１７および図１８は図１６のＸＶＩＩ−ＸＶＩＩ線およびＸＶＩＩＩ−ＸＶＩＩＩ線に沿う概略断面図である。
【００６１】
図１６〜図１８を参照して、シリコン基板１の表面上には、下部配線層２とマーク層２ａとが、同一の層からパターニングにより分離して形成されている。このマーク層２ａには、凹型のアライメントマーク２ｂが形成されており、画像認識型のＦＩＡマークをなしている。この下部配線層２およびマーク層２ａ上に層間絶縁膜３が形成されており、この層間絶縁膜３の上面はたとえばＣＭＰにより平坦化されている。
【００６２】
層間絶縁膜３には、下部配線層２に達するコンタクトホール３ａと複数のアライメントマーク２ｂに達する開口部３ｂとが形成されている。この開口部３ｂとアライメントマーク２ｂとは平面的に直交するように配置されている。
【００６３】
コンタクトホール３ａ内にはプラグ層４が充填されており、開口部３ｂ内にはコンタクトホール埋込用導電層４が残存している。層間絶縁膜３上には上部配線層５が形成されており、プラグ層４を介して下部配線層２に電気的に接続されている。
【００６４】
この構成において、開口部３ｂは、マーク層２ａの上面と層間絶縁膜３の上面との間隔をＨとしたときに、Ｈ×２０μｍ以下の開口径Ｌ3部分を有している（図１８）。
【００６５】
次に本実施の形態の製造方法について説明する。
図１９および図２０は、本発明の実施の形態４におけるアライメントマークを有する半導体装置の製造方法を工程順に示す概略断面図である。図１９を参照して、シリコン基板１の表面上に導電層が形成され、通常の写真製版技術およびエッチング技術によりパターニングされる。これにより、下部配線層２と、凹型のアライメントマーク２ｂを構成するマーク層２ａとが導電層から形成される。この下部配線層２およびマーク層２ａ上を覆うように層間絶縁膜３が形成される。この層間絶縁膜３の上面は、たとえばＣＭＰにより平坦化される。この後、通常の写真製版技術およびエッチング技術により層間絶縁膜３にコンタクトホール３ａおよび開口部３ｂが形成される。このとき、開口部３ｂが、上記開口径Ｌ3（Ｈ×２０μｍ以下）となる部分を有するように形成される。この後、コンタクトホール３ａ内を埋込むように表面全面にコンタクトホール埋込用導電層４が形成される。
【００６６】
図２０を参照して、ＣＭＰの研磨布１０により、層間絶縁膜３上のコンタクトホール埋込用導電層４が除去されることにより、コンタクトホール３ａ内にプラグ層４が形成され、開口部３ｂ内に導電層４の一部が残存される。このＣＭＰの際には、アライメントマーク７２ｂ真上の導電層４には研磨布１０は接しない。
【００６７】
この後、上部配線層用の導電層が表面全面に形成され、その上部配線層用の導電層上にフォトレジストが塗布される。マスクが、アライメントマーク２ｂの位置検出信号に基づいて下部配線層２に対して位置決めされる。このマスクを介してフォトレジストが露光された後に現像されることでパターニングされる。このレジストパターンをマスクとして上部配線層用の導電層をエッチングすることにより図１６および図１７に示す上部配線層５が得られる。
【００６８】
本実施の形態では、アライメントマーク２ｂが開口部３ｂに直交するように設けられているため、図２１のようなアライメントマーク２ｂを明確に示す良好な信号が得られ、アライメント計測を精度良く行なうことが可能となる。
【００６９】
なお本実施の形態においては溝タイプのマーク構造について説明したが、図２２および図２３に示す台地残しタイプのマーク構造についても本発明を適用することができる。なお、図２２は図１６のＸＶＩＩ−ＸＶＩＩ線の断面に対応し、図２３は図１６のＸＶＩＩＩ−ＸＶＩＩＩ線の断面に対応する。
【００７０】
図１５、図２２および図２３を参照して、台地残しタイプのマーク構造では、アライメントマーク２ｃは、マーク層により凸状に形成されている。
【００７１】
なお、これ以外の構成については上述した図１６〜図１８の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【００７２】
本実施の形態においても、上述した実施の形態２と同様、ＣＭＰの研磨布１０がアライメントマーク真上の導電層４を研磨しないよう開口部３ｂの径が小さく設定されている。このため、アライメントマーク２ｂ上の導電層４の上面の段差は、アライメントマーク２ｂとシリコン基板１の表面とからなる段差形状を正確に反映する。したがって、上部配線層５のパターニングのためのマスクの重ね合わせにおいてアライメントを精度良く行なうことができる。
【００７３】
また、上記実施の形態２では、アライメントマーク２ａ（または２ｂ）は、開口部３ｂの延びる方向と平面的に見て平行方向に延びている。この場合の画像認識型のアライメントマークでは、図１０に示すように開口部３ｂのエッジ部からも回折光が発生する。このため、開口部３ｂのエッジ部の信号を除去してアライメントマークの信号のみを抽出するか、または実施の形態３に示すように回折光検出型のアライメントマークにして開口部３ｂのエッジ部の信号が生じないようにする必要がある。
【００７４】
これに対して、本実施の形態においては、図１６に示すようにアライメントマーク２ｂ（または２ｃ）は、開口部３ｂの延びる方向と平面的に見て直交方向に延びている。この場合、画像認識型のアライメントマークでは、開口部３ｂのエッジも認識するが、波形処理の関係上、アライメントマーク２ｂ（または２ｃ）の方が強い波形を出すため、アライメントマーク２ｂ（または２ｃ）に対してのみアライメントすることができる。また、回折光検出型のアライメントマークの場合、ある角度に発生した回折光のみを検出器で計測するため、その検出範囲を超えた回折光はは検出しない。それを利用して、開口部３ｂのピッチを密集パターンにすることにより、開口部３ｂから発生する回折光を除外し、アライメントマークに対してのみアライメントすることができる。
【００７５】
なお、上述した実施の形態１、２および４においては、画像認識型であるＦＩＡマークを例に取り説明したが、これに限定されず、他のあらゆる画像認識型のマークに本発明を適用することができる。また実施の形態３においては回折光検出型であるＬＳＡマークを例に取り説明したが、これに限定されず、他のあらゆる回折光検出型のマークに本発明を適用することができる。
【００７６】
また実施の形態１〜４において下部配線層２、マーク層２ａ、上部配線層５、プラグ層４の材質は、導電材料であればよく、不純物が導入された多結晶シリコン（ドープトポリシリコン）と、タングステンシリサイド（ＷＳｉ）、チタンシリサイド（ＴｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、タンタルシリサイド（ＴａＳｉ）、モリブデンシリサイド（ＭｏＳｉ）などのシリサイドとからなるポリサイドであってもよく、またアルミニウム（Ａｌ）、アルミニウム・銅（ＡｌＣｕ）、アルミニウム・シリコン・銅（ＡｌＳｉＣｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）などの金属材料や、窒化チタン（ＴｉＮ）、酸化タンタル（ＴｉＯ）、酸化ルテニウム（ＲｕＯ2）、ＢＳＴ（ＢａＳｒＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸ジルコン酸鉛（ＰＺＴ）などの高誘電率材料であってもよい。
【００７７】
また層間絶縁膜３の材質は絶縁材料であればよく、酸化シリコン（ＳｉＯ2）などの透明膜や低誘電率層間膜や半透明膜および不透明膜などの材料であってもよい。
【００７８】
また、上記実施の形態１〜４における研磨布１０には、たとえば硬度（ＡＳＫＥＲ−Ｃ）９５の研磨布が用いられるが、これに限定されるものではない。
【００７９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８５】
【発明の効果】
本発明のアライメントマークを有する半導体装置およびその製造方法では、複数のアライメントマークの各々が複数の開口部の各々の延びる方向と平面的に見て直交する方向に延びるように形成される。これにより、アライメントマークを精度良く行なうことが可能となる。
【００８６】
上記他の局面において好ましくは、アライメントマーク計測時に発生する開口部のエッジ部分における信号が除去され、アライメントマークの信号のみが抽出される。これにより、アライメントマークの信号のみを精度良く検出することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図２】 図１のＩＩ−ＩＩ線に沿う概略断面図である。
【図３】 本発明の実施の形態１におけるアライメントマークを有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図４】 本発明の実施の形態１におけるアライメントマークを有する半導体装置の製造方法の第２の工程を示す概略断面図である。
【図５】 本発明の実施の形態１における台地残しタイプのアライメントマークを有する半導体装置の構成を示す概略断面図である。
【図６】 本発明の実施の形態２におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図７】 図６のＶＩＩ−ＶＩＩ線に沿う概略断面図である。
【図８】 本発明の実施の形態２におけるアライメントマークを有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図９】 本発明の実施の形態２におけるアライメントマークを有する半導体装置の製造方法の第２の工程を示す概略断面図である。
【図１０】 本発明の実施の形態２におけるアライメントマークを有する半導体装置のアライメント信号を示す図である。
【図１１】 本発明の実施の形態２における台地残しタイプのアライメントマークを有する半導体装置の構成を示す概略断面図である。
【図１２】 本発明の実施の形態３におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図１３】 図１２のＸＩＩＩ−ＸＩＩＩ線に沿う概略断面図である。
【図１４】 本発明の実施の形態３におけるアライメントマークを有する半導体装置のアライメント信号を示す図である。
【図１５】 本発明の実施の形態３における台地残しタイプのアライメントマークを有する半導体装置の構成を概略的に示す断面図である。
【図１６】 本発明の実施の形態４におけるアライメントマークを有する半導体装置の構成を概略的に示す平面図である。
【図１７】 図１６のＸＶＩＩ−ＸＶＩＩ線に沿う概略断面図である。
【図１８】 図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う概略断面図である。
【図１９】 本発明の実施の形態４におけるアライメントマークを有する半導体装置の製造方法の第１工程を示す概略断面図である。
【図２０】 本発明の実施の形態４におけるアライメントマークを有する半導体装置の製造方法の第２工程を示す概略断面図である。
【図２１】 本発明の実施の形態４におけるアライメントマークを有する半導体装置のアライメント信号を示す図である。
【図２２】 本発明の実施の形態４における台地残しタイプのアライメントマークを有する半導体装置の構成を概略的に示す断面図である。
【図２３】 本発明の実施の形態４における台地残しタイプのアライメントマークを有する半導体装置の構成を概略的に示す断面図である。
【図２４】 従来の層間絶縁膜を平坦化しない場合のアライメントマーク付近の構成を示す概略断面図である。
【図２５】 層間絶縁膜を平坦化した場合のアライメントマーク付近の構成を示す概略断面図である。
【図２６】 図２５の構成においてＣＭＰを行なう様子を示す概略断面図である。
【図２７】 ＣＭＰにより段差が非対称に研磨された様子を示す概略断面図である。
【符号の説明】
１ シリコン基板、２ 下部配線層、２ａ マーク層、２ｂ，２ｃ アライメントマーク、３ 層間絶縁膜、３ａ コンタクトホール、４ コンタクトホール埋込用導電層、５ 上部配線層。
Claims (7)
- 主表面を有する半導体基板と、
前記半導体基板の主表面上に形成されたマーク層で構成された複数のアライメントマークと、
前記半導体基板の主表面上であって前記マーク層上に形成され、かつそれぞれが複数の前記アライメントマークに達する複数の開口部を有する絶縁層とを備え、
前記絶縁層の上面を研磨布を用いて化学的機械的研磨する際に前記研磨布が前記マーク層の上面を化学的機械的研磨しないように、前記アライメントマークを構成する前記マーク層の上面が前記絶縁層の上面よりも前記半導体基板の主表面側に位置し、
複数の前記アライメントマークの各々は平面的にみて縦長の矩形であり、複数の前記開口部の各々は平面的に見て横長の矩形であり、かつ複数の前記アライメントマークの各々と複数の前記開口部の各々とは平面的に見て互いに直交している、アライメントマークを有する半導体装置。 - 複数の前記アライメントマークの各々は、平面的に見て複数の前記開口部を横断するように形成されている、請求項１に記載のアライメントマークを有する半導体装置。
- それぞれが複数の前記開口部の各々の内部に形成された複数の導電層と、
前記半導体基板の主表面上に形成され、かつ前記マーク層と同一の層から分離して形成された下部配線層とをさらに備え、
前記絶縁層は前記下部配線層上に形成され、かつ前記下部配線層に達するコンタクトホールを有し、さらに
前記コンタクトホール内を埋め込み、かつ複数の前記導電層と同一の層から分離して形成されたプラグ層を備えた、請求項１または２に記載のアライメントマークを有する半導体装置。 - 半導体基板の主表面上に複数のアライメントマークを構成するマーク層を形成する工程と、
前記マーク層上を覆うように絶縁層を形成する工程と、
それぞれが複数の前記アライメントマークに達する複数の開口部を前記絶縁層に形成する工程と、
前記絶縁層上および前記開口部から露出した前記アライメントマーク上を覆うように被覆層を形成する工程と、
研磨布を用いた化学的機械的研磨法により、前記絶縁層上の前記被覆層を除去する工程とを備え、
前記化学的機械的研磨の工程において、前記研磨布が前記マーク層の上面を化学的機械的研磨しないように、前記アライメントマークを構成する前記マーク層の上面が前記絶縁層の上面よりも前記半導体基板の主表面側に位置し、
複数の前記アライメントマークの各々は平面的にみて縦長の矩形であり、複数の前記開口部の各々は平面的に見て横長の矩形であり、複数の前記アライメントマークの各々と複数の前記開口部の各々とが平面的に見て互いに直交するように形成される、アライメントマークを有する半導体装置の製造方法。 - 前記アライメントマーク計測時に発生する前記開口部のエッジ部分における信号を除去し、前記アライメントマークの信号のみを抽出する、請求項４に記載のアライメントマークを有する半導体装置の製造方法。
- 複数の前記アライメントマークの各々は画像認識型のアライメントマークである、請求項４に記載のアライメントマークを有する半導体装置の製造方法。
- 複数の前記アライメントマークの各々は回折光検出型のアライメントマークである、請求項４または５に記載のアライメントマークを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292374A JP4632504B2 (ja) | 2000-09-26 | 2000-09-26 | アライメントマークを有する半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292374A JP4632504B2 (ja) | 2000-09-26 | 2000-09-26 | アライメントマークを有する半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110500A JP2002110500A (ja) | 2002-04-12 |
| JP4632504B2 true JP4632504B2 (ja) | 2011-02-16 |
Family
ID=18775324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292374A Expired - Fee Related JP4632504B2 (ja) | 2000-09-26 | 2000-09-26 | アライメントマークを有する半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4632504B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4703364B2 (ja) | 2005-10-24 | 2011-06-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE102007019638A1 (de) * | 2007-04-26 | 2008-10-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements mit Trenchstruktur zur Rückseitenkontaktierung |
| JP7215373B2 (ja) * | 2019-08-08 | 2023-01-31 | 住友金属鉱山株式会社 | 硫化水素ガスの除害設備 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05182885A (ja) * | 1991-12-27 | 1993-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09251942A (ja) * | 1996-03-15 | 1997-09-22 | Sony Corp | 露光装置および露光方法 |
| JPH10150085A (ja) * | 1996-11-20 | 1998-06-02 | Matsushita Electron Corp | 半導体装置の重ね合わせ精度測定マークの構成およびその形成方法 |
| JPH11289015A (ja) * | 1998-04-03 | 1999-10-19 | Nippon Steel Corp | 半導体ウェハ及び半導体装置の製造方法 |
| JP2000208392A (ja) * | 1999-01-12 | 2000-07-28 | United Microelectronics Corp | 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造 |
| JP2001022097A (ja) * | 1999-07-06 | 2001-01-26 | Mitsubishi Electric Corp | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
| JP2001274061A (ja) * | 2000-03-27 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001284204A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-09-26 JP JP2000292374A patent/JP4632504B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05182885A (ja) * | 1991-12-27 | 1993-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPH09251942A (ja) * | 1996-03-15 | 1997-09-22 | Sony Corp | 露光装置および露光方法 |
| JPH10150085A (ja) * | 1996-11-20 | 1998-06-02 | Matsushita Electron Corp | 半導体装置の重ね合わせ精度測定マークの構成およびその形成方法 |
| JPH11289015A (ja) * | 1998-04-03 | 1999-10-19 | Nippon Steel Corp | 半導体ウェハ及び半導体装置の製造方法 |
| JP2000208392A (ja) * | 1999-01-12 | 2000-07-28 | United Microelectronics Corp | 保護ダミ―パタ―ンを有する半導体製造用アライメントマ―ク構造 |
| JP2001022097A (ja) * | 1999-07-06 | 2001-01-26 | Mitsubishi Electric Corp | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
| JP2001274061A (ja) * | 2000-03-27 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001284204A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110500A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393862B2 (ja) | 位置合わせマークを形成するための方法 | |
| JP3488615B2 (ja) | コントラストが強化されたアラインメント・ターゲット | |
| KR100361121B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI389286B (zh) | 對準標記佈局和對準標記結構 | |
| WO2000024057A1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with a grating and an at least partially recessed oxide pattern | |
| US6271602B1 (en) | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate | |
| JP3702114B2 (ja) | アライメントマークを形成する方法 | |
| JP4632504B2 (ja) | アライメントマークを有する半導体装置およびその製造方法 | |
| US7402914B2 (en) | Semiconductor device featuring overlay-mark used in photolithography process | |
| JP2001044105A (ja) | 半導体装置の製造方法 | |
| KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
| US5858588A (en) | Method for recovering alignment marks after chemical mechanical polishing | |
| US6653238B2 (en) | Method for forming semiconductor device having high-density contacts | |
| WO1999008314A1 (fr) | Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant | |
| US7094662B2 (en) | Overlay mark and method of fabricating the same | |
| JP2000294490A (ja) | 半導体装置及びその製造方法 | |
| JP3211767B2 (ja) | 半導体装置の製造方法 | |
| JP5217527B2 (ja) | 電子デバイス | |
| JP3019839B2 (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JP3004313B2 (ja) | 半導体装置の製造方法 | |
| KR100447257B1 (ko) | 중첩도측정마크제조방법 | |
| JP4598306B2 (ja) | 半導体装置の製造方法 | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2000150358A (ja) | パターン形成方法およびそれを用いた半導体装置 | |
| US6787431B2 (en) | Method and semiconductor wafer configuration for producing an alignment mark for semiconductor wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |