JPH11145285A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH11145285A
JPH11145285A JP30769797A JP30769797A JPH11145285A JP H11145285 A JPH11145285 A JP H11145285A JP 30769797 A JP30769797 A JP 30769797A JP 30769797 A JP30769797 A JP 30769797A JP H11145285 A JPH11145285 A JP H11145285A
Authority
JP
Japan
Prior art keywords
wiring
film
etching
forming
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30769797A
Other languages
English (en)
Inventor
Hideaki Kawamoto
英明 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30769797A priority Critical patent/JPH11145285A/ja
Publication of JPH11145285A publication Critical patent/JPH11145285A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路の配線形成方法において、配
線プラグ及び配線膜厚を設計通りに行うことが可能で、
工程を従来よりも簡略にする配線形成方法を提供する。 【解決手段】 半導体基板1上に層間絶縁膜として第1
のシリコン酸化膜2aと、第1のシリコン窒化膜2bま
たはシリコン酸窒化膜2cを形成し、第一のレジストマ
スク4をエッチングマスクとして前記層間絶縁膜をエッ
チングしてコンタクトホールを形成する工程と、前記レ
ジストマスク4を剥離後、配線材料を基板全面に形成
し、CMP法を用いて前記シリコン窒化膜2bもしくは
シリコン酸窒化膜2cをストッパに用い配線プラグ7を
形成する工程と、配線プラグ7形成後、第2のシリコン
酸化膜2aを形成し、第2のレジストマスクをエッチン
グマスクとして配線埋め込み用の溝のドライエッチング
を前記シリコン窒化膜もしくはシリコン酸窒化膜をエッ
チングストッパとして行う工程と、前記第2のレジスト
剥離後、配線材料を基板全面に形成し、さらにCMP法
を用いて溝配線を形成する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に配線を形成する方法に関するものであ
る。
【0002】
【従来の技術】半導体デバイスの高集積化の伴い、信頼
性の高い配線を形成することが強く要求されている。信
頼性の高い配線を形成するためには、設計通りに配線を
正確に加工することが必須である。配線形成において
は、基板と配線を接続するためのコンタクトホール、ま
たは配線と配線を接続するためのスルーホールの加工形
成及びホール内の配線材料埋め込みを行う工程と、続い
て配線のパターニング形成を行う工程が必要となる。
【0003】ホール内への配線材料の埋め込みには、C
VD法等を用いウェハ全面に配線を形成した後、エッチ
バックプロセスを用いてホール内にのみ配線プラグとし
て形成する方法がある。例えば、特開平5ー10988
2に示されるように、ホールに埋め込む配線材料として
多結晶シリコン膜を用い、ウェハ全面に多結晶シリコン
を形成した後、エッチバック法を用いて多結晶シリコン
の配線プラグを形成する方法がある。またエッチバック
法以外の配線プラグ形成方法としては、配線材料をウェ
ハ全面に形成した後、CMP法を用いてウエハ表面の研
磨を行い、ホール内のみに配線材料を形成する方法が挙
げられる。引き続き行われる配線のパターニング形成に
おいては、配線プラグの形成されたウェハ上全面に配線
材料を形成し、パターニングされたレジストを用いてド
ライエッチングを行って配線を形成する方法がある。ま
た、配線プラグの形成されたウェハ上に、まず層間膜を
エッチングし、溝パターンの形成を行い、溝状にパター
ンニング加工された前記層間膜に配線材料を埋め込み、
続いて配線材料をエッチバックもしくは研磨することに
より配線の形成を行う方法もある。
【0004】コンタクトホール加工形成後に配線材料を
埋め込み、続いて配線のパターニング形成を行う従来方
法の一例を図6に示す。半導体基板1上に第1の層間絶
縁膜2を形成し、この第1の層間絶縁膜2にコンタクト
ホール5をドライエッチング法を用いて形成する。(図
6(a))。次に、配線材料として第1のタングステン
7をCVD法を用いて半導体基板1上全面に形成する
(図6(b))。続いてCMP法を用いて、第1のタン
グステン7の研磨を行い、タングステンプラグ8を形成
する(図6(c))。次に、第2の層間絶縁膜9を形成
し(図6(d))、リソグラフィ法を用いてレジストマ
スクパターン10を形成し(図6(e))、ドライエッ
チング法を用いて、第2の層間絶縁膜9をエッチングし
て配線埋め込み用の溝を形成する。さらにレジストマス
クパターン10を剥離後、タングステンを全面に成長さ
せ、CMP法を用いてタングステンを研磨してタングス
テン配線12の形成を行う(図6(g))。
【0005】
【発明が解決しようとする課題】配線プラグを形成する
方法の一つである、配線材料の全面エッチバックを行う
方法においては、形成された配線プラグ面が層間膜より
下面となり(プラグロス)、平坦性が損なわれ、引き続
き行われる製造工程が困難となるという問題点があっ
た。特開平5ー109822に開示された方法におい
て、平坦性の劣化を防止する方法が示されている。しか
しながらこの方法では、工程が複雑となり、工程数が増
加するという問題があった。
【0006】また、前記従来例(図6)で示したCMP
法を用いて配線材料を研磨して配線プラグを形成する方
法は、プラグロスを抑え、平坦性の向上に対しては効果
的である。しかしながら、図6(c)に示すように、配
線材料と共に層間絶縁膜をも研磨してしまうため、膜減
り13し、配線プラグの高さが設計と異なるという問題
があった。さらに配線を形成する方法においては、パタ
ーニングされたレジストをエッチングマスクに用い配線
材料をエッチングする方法がある。この方法は加工する
配線の微細化に伴い、加工配線の倒れ等の問題が顕在化
してくる。また他の配線形成方法として、最初に第2の
層間絶縁膜を形成し、層間膜に配線パターンの溝を形成
して溝に配線材料を埋め込む方法がある。この方法で
は、溝形成のための第2の層間絶縁膜エッチング時に、
下層の第2の層間絶縁膜もエッチングされてしまい(図
6(f))、埋め込み形成する配線の膜厚が設計と異な
ってくるという問題が生じる。また、前述のように下層
層間膜はエッチングされてしまう一方で、配線プラグ部
分のエッチングの進行は非常に遅いため、配線プラグ部
分が飛び出した状態となる(図6(f))。そのため、
次工程で行われる配線材料の埋め込みが困難になるとい
う問題が生じる場合もあった。
【0007】以上の問題を鑑みて、本発明は、半導体装
置の製造における配線形成工程において、基板と配線間
接続もしくは配線と配線の接続と、引き続き行う配線形
成を、設計通りに正確に実現し、かつ工程数を削減す
る、配線形成の方法を提供することを目的とする。
【0008】
【課題を解決するための手段】前記目的を達成するため
に本発明の配線形成方法は、半導体基板上または半導体
基板上に形成された第1の配線上に第1の層と第2の層
を順次堆積して成る第一の層間絶縁膜を形成し、前記第
1の層間絶縁膜をエッチングしてコンタクトホールまた
はスルーホールを形成する工程と、配線材料を前記工程
の終了した基板上全面に形成し、前記第1の層間絶縁膜
の第2の層をストッパとしてCMP法により配線プラグ
を形成する工程と、第2の層間絶縁膜を形成し、前記第
1の層間絶縁膜の第2の層をストッパとしてエッチング
を行い配線埋め込み用の溝パターンを形成する工程と、
配線材料を前記工程の終了した基板上全面に形成し、C
MP法を用いて溝配線を形成する工程、から成ることを
特徴とする。また、請求項2に記載の配線形成方法は、
第1の層がシリコン酸化膜、第2の層がシリコン窒化膜
であることを特徴とする。また、請求項3に記載の配線
形成方法は、第1の層がシリコン酸化膜、第2の層がシ
リコン酸窒化膜であることを特徴とする。
【0009】
【発明の実施の形態】図1は本発明の実施の一形態を示
した工程断面図のフローチャートである。半導体基板1
上に第一の層間絶縁膜2として、第1の層と第2の層を
CVD法により形成する。図1に示す実施の一形態で
は、第1の層としてシリコン酸化膜を、第2の層として
シリコン窒化膜を用いている。第1のシリコン酸化膜2
aと第1のシリコン窒化膜2bを形成後、第1のレジス
トマスクパターン4をリソグラフィ法を用いて形成し、
レジストマスクパターン4をエッチングマスクとして、
第1のシリコン酸化膜2aと第1のシリコン窒化膜2b
をドライエッチング法を用いてエッチングし、コンタク
トホール5を形成する。(図1(a))。次にレジスト
マスクパターン4を剥離し、配線材料として第1のタン
グステン7をCVD法を用いて、前記工程の終了した基
板上全面に形成する(図1(b))。続いてCMP法を
用いて、第1のタングステン7の研磨を行い、タングス
テンプラグ8を形成する(図1(c))。シリコン窒化
膜はシリコン酸化膜に比べて硬度が高いため、CMP法
によるタングステン7研磨時の膜減りを最小限に抑える
ことができる。この結果、良好なタングステンプラグ8
を形成することができる。
【0010】前記工程を終了した基板全面上に、第2の
シリコン酸化膜9aと第2のシリコン窒化膜2bをCV
D法により形成する(図1(d))。次に第2のレジス
トマスクパターン10をリソグラフィ法を用いて形成し
(図1(e))、第2のレジストマスクパターン10を
マスクパターンとしてエッチングを行い、配線埋め込み
用の溝パターン11を形成する(図1(f))。このエ
ッチング時には、シリコン酸化膜とシリコン窒化膜との
エッチング速度の選択比が高い条件を選択する。これに
より第1のシリコン窒化膜2bは、エッチングストッパ
となり、正確な溝パターン11が加工できる。さらに第
2のレジストマスクパターン10を剥離した後、第2の
タングステン12をCVD法を用いて形成し、CMP法
によりタングステン配線12を形成する。シリコン窒化
膜の代わりにシリコン酸窒化膜を用いても同様の配線形
成方法ができる。
【0011】
【実施例】本発明の第1の実施例を図1を用いて説明す
る。半導体基板1上に層間絶縁膜2として第1のシリコ
ン酸化膜2aをCVD法を用いて500nm成長させ、
引き続き第1のシリコン窒化膜2bをCVD法を用いて
50nm成長させる。その後、第1のレジストマスクパ
ターン4をリソグラフィ法を用いて形成し、レジストマ
スクパターン4をエッチングマスクとして第1のシリコ
ン酸化膜2a及び第一のシリコン窒化膜2bをドライエ
ッチング法を用いてエッチングし、コンタクトホール5
を形成する(図1(a))。この時、シリコン酸化膜2
aとシリコン窒化膜2bを同時にエッチングすることが
必要になる。両者を同時にエッチングするために、エッ
チングガスとしてCHF3/O3混合ガスを使い、RI
E装置を用いてエッチングを行った。その時のシリコン
酸化膜とシリコン窒化膜とのエッチング速度を図2に示
す。図2からわかるように、シリコン酸化膜2aとシリ
コン窒化膜2bのエッチング速度は同等である。このエ
ッチング条件を用いることにより、シリコン酸化膜2a
とシリコン窒化膜2bを同時にエッチングし、コンタク
トホール5を形成することができる。
【0012】次に、レジストマスクパターン4を剥離
後、第1のタングステン7をCVD法を用いて、半導体
基板1上全面に800nm成長させる(図1(b))。
その後、CMP法を用いて第1のタングステン7の研磨
を行い、タングステンプラグ8を形成する(図1
(c))。シリコン窒化膜はシリコン酸化膜に比べて硬
度が高いため、タングステンプラグ8作製のための研磨
時において、シリコン窒化膜2bはシリコン酸化膜2a
より研磨量を抑制することができる。このシリコン窒化
膜の特性により、第1のタングステン6を研磨時、第1
のシリコン窒化膜2bは良好なストッパとなり、層間絶
縁膜の膜減りを最小限に抑える。従って、層間膜の膜減
りが極めて少ない良好なタングステンフラグ8を形成す
ることができる。
【0013】続いて第2の層間絶縁膜9としてCVD法
を用いて、第2のシリコン酸化膜9aを500nm、さ
らに第2のシリコン窒化膜9bを50nm形成する(図
1(d))。次に第2のレジストマスクパターン10を
リソグラフィ法を用いて形成し(図1(e))、第2の
レジストマスクパターン10をエッチングマスクとし、
ドライエッチング法を用いて第2のシリコン酸化膜9a
及び第二のシリコン窒化膜9bのエッチング加工を行
い、配線埋め込み用の溝パターン11を形成する(図1
(f))。この時、正確な加工を行うために、第1のシ
リコン窒化膜2bをドライエッチングストッパとして使
用した。シリコン窒化膜2bを溝パターン11形成時の
エッチングストッパとするために、ドライエッチング時
にシリコン酸化膜とシリコン窒化膜とのエッチング速度
の選択比(酸化膜/窒化膜選択比)の高いエッチング条
件となるように、エッチングガスとしてC4F8/CO
Ar混合ガスを用いた。このエッチング条件におけるシ
リコン酸化膜及びシリコン窒化膜のエッチング速度を図
3に示す。シリコン酸化膜に対してシリコン窒化膜のエ
ッチング速度が遅く、シリコン酸化膜/シリコン窒化膜
選択比は約11である。この条件を用いることにより、
第二のシリコン酸化膜のエッチング時に、第一のシリコ
ン窒化膜をエッチングストッパに用いることが可能な
る。溝パターン11の形成は、最初に第二のシリコン窒
化膜9bをのエッチングを、第1のシリコン窒化膜2b
及び第一のシリコン酸化膜2のエッチング加工に用いた
CHF3/O2混合ガスを使ったエッチング条件で行っ
た。続いて第二のシリコン酸化膜のエッチングはC4F
8/CO/Ar混合ガスを使ったエッチング条件で行っ
た。その結果、設計寸法通りに溝パターン11を形成す
ることができた。
【0014】さらに第2のレジストマスクパターン10
を除去した後、第2のタングステンをCVD法を用いて
800nm形成し、引き続きCMP法を用いてタングス
テン配線12を形成する(図1(g))。以上のよう
に、シリコン窒化膜をCMP時のストッパとして、さら
にドライエッチング時のエッチングストッパとして用い
ることにより、設計寸法通りの正確な加工になり、かつ
製造工程を簡略化することができる。
【0015】次に本発明の第2の実施例を示す。半導体
基板1上に第一の配線3が形成されている。前記第1の
配線3上全面に、層間絶縁膜としてCVD法を用いて第
1のシリコン窒化膜2aを600nmと、第1のシリコ
ン酸窒化膜2cを100nmを形成する。さらに第1の
レジストマスクパターン4をエッチングマスクとして、
第1の実施例と同様にCHF3/O2混合ガスをエッチ
ングガスに使ってエッチングを行って、スルーホール6
を形成する。(図4(a))。続いて第1のレジストマ
スクパターンを剥離した後、第1のタングステンを80
0nm成長させる(図4(b))。さらにCMP法を用
いて、第1のシリコン酸窒化膜2cをストッパにしてタ
ングステンの研磨を行い、タングステンプラグ8を形成
する(図4(c))。次に第2のシリコン酸化膜及び第
2のシリコン酸窒化膜をCVD法を用いて形成し(図4
(d))、さらに第2のレジストマスクパターンを形成
する(図4(e))。
【0016】次に実施例1と同様に、第2のシリコン酸
窒化膜をCHF3/O2混合ガスを使って、第2のシリ
コン酸化膜をC4F8/CO/Ar混合ガスを使ってド
ライエッチングを行って溝パターンの形成を行う(図4
(f))。エッチングガスとしてC4F8/CO/Ar
混合ガスを用いた場合のシリコン酸化膜とシリコン酸窒
化膜とのエッチング速度を図5に示す。シリコン酸窒化
膜のエッチング速度はシリコン酸化膜のエッチング速度
に比べて十分に小さく、シリコン酸化膜/シリコン酸窒
化膜選択比は6程度である。従って第2のシリコン酸化
膜エッチング時に、第1のシリコン酸窒化膜はエッチン
グストッパとして十分に働き、設計寸法通りの溝パター
ンの加工を行うことができる。
【0016】また、シリコン酸窒化膜はシリコン窒化膜
に比べて誘電率が低いため(シリコン酸窒化膜の誘電率
≒5.5、シリコン窒化膜の誘電率≒7.5)、層間膜
に酸窒化膜を用いた場合、シリコン窒化膜を用いた場合
に比べて配線間容量を低減できるという利点を持つ。次
に第2のタングステンをCVD法を用いて形成し、CM
P法を用いてタングステン研磨を行い、タングステン配
線の形成を行う(図4(g))。以上のように、スルー
ホール及び溝配線の形成を設計寸法通りの正確な加工で
行い、かつ製造工程を簡略化することができる。
【0017】
【発明の効果】以上のように、本出願の配線形成方法に
よれば、配線プラグ形成時のストッパに用いた層間絶縁
膜を、次工程の溝パターン形成時のストッパとして用い
るため、製造工程の簡略化が可能となる。またさらに本
出願第2の配線形成方法では、配線プラグ形成時のCM
P法におけるストッパとしてシリコン窒化膜を用いてい
るため、層間絶縁膜の膜減りを少なくすることが可能と
なり、設計寸法通りの配線プラグの高さが得られるよう
になる。また溝形成時のエッチングにおいても、窒化膜
がエッチングストッパとして働くため、溝パターンのエ
ッチング深さが一定となり、配線膜厚のバラツキを抑え
ることができる。この結果、配線プラグ及び配線膜厚が
設計値通りに形成できることとなり、信頼性の高い配線
形成が行えるようになった。さらに、配線形成の工程を
簡略化することが可能となった。本出願の第3の配線形
成方法は、前記ストッパとしてシリコン酸窒化膜を用い
ているものであり、前記第2の配線形成方法と同様の効
果を得ることができる。さらに、層間膜としてシリコン
酸窒化膜を用いているため、シリコン窒化膜を用いてい
る配線形成方法に比べて、配線間容量を低減できるとい
う利点を持つ。
【図面の簡単な説明】
【図1】 本発明の実施の一形態及び第1の実施例を示
す工程断面図のフローチャート
【図2】 CHF3/O2混合ガスを用いた場合のシリ
コン酸化膜及びシリコン窒化膜のエッチング速度
【図3】 C4F8/CO/Ar混合ガスを用いた場合
のシリコン酸化膜及びシリコン窒化膜のエッチング速度
【図4】 本発明の第2の実施例を示す工程断面図のフ
ローチャート
【図5】 C4F8/CO/Ar混合ガスを用いた場合
のシリコン酸化膜及びシリコン酸窒化膜のエッチング速
【図6】 従来例を示す工程断面図のフローチャート
【符号の説明】
1 半導体基板 2 第1の層間絶縁膜 2a 第1のシリコン酸化膜、 2b 第1のシリコン
窒化膜、2c 第1のシリコン酸窒化膜 3 第1の配線 4 第1のレジストマスクパターン 5 コンタクトホール 6 スルーホール 7 第1のタングステン 8 配線プラグ(タングステンプラグ) 9 第2の層間絶縁膜 9a 第2のシリコン酸化膜、 9b 第2のシリコン
窒化膜、9c 第2のシリコン酸窒化膜 10 第2のレジストマスクパターン 11 溝パターン 12 タングステン配線 13 層間膜膜減り分

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上または半導体基板上に形成
    された第1の配線上に第1の層と第2の層を順次堆積し
    て成る第1の層間絶縁膜を形成し、前記第1の層間絶縁
    膜をエッチングしてコンタクトホールまたはスルーホー
    ルを形成する工程と、配線材料を前記工程の終了した基
    板上全面に形成し、前記第1の層間絶縁膜の第2の層を
    ストッパとしてCMP法により配線プラグを形成する工
    程と、第2の層間絶縁膜を形成し、前記第1の層間絶縁
    膜の第2の層をストッパとしてエッチングを行い配線埋
    め込み用の溝パターンを形成する工程と、配線材料を前
    記工程の終了した基板上全面に形成し、CMP法を用い
    て溝配線を形成する工程、から成ることを特徴とする配
    線形成方法。
  2. 【請求項2】 第1の層がシリコン酸化膜、第2の層が
    シリコン窒化膜であることを特徴とする請求項1記載の
    配線形成方法。
  3. 【請求項3】 第1の層がシリコン酸化膜、第2の層が
    シリコン酸窒化膜であることを特徴とする請求項1記載
    の配線形成方法。
JP30769797A 1997-11-10 1997-11-10 配線形成方法 Pending JPH11145285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30769797A JPH11145285A (ja) 1997-11-10 1997-11-10 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30769797A JPH11145285A (ja) 1997-11-10 1997-11-10 配線形成方法

Publications (1)

Publication Number Publication Date
JPH11145285A true JPH11145285A (ja) 1999-05-28

Family

ID=17972148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30769797A Pending JPH11145285A (ja) 1997-11-10 1997-11-10 配線形成方法

Country Status (1)

Country Link
JP (1) JPH11145285A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001994A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20040049879A (ko) * 2002-12-05 2004-06-14 아남반도체 주식회사 반도체 장치 및 그의 제조 방법
KR100632121B1 (ko) 2005-07-27 2006-10-04 동부일렉트로닉스 주식회사 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001994A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20040049879A (ko) * 2002-12-05 2004-06-14 아남반도체 주식회사 반도체 장치 및 그의 제조 방법
KR100632121B1 (ko) 2005-07-27 2006-10-04 동부일렉트로닉스 주식회사 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법

Similar Documents

Publication Publication Date Title
US5498565A (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
US5880004A (en) Trench isolation process
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US5950093A (en) Method for aligning shallow trench isolation
USRE38363E1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
JPH0799237A (ja) 集積回路の製造方法
JP3312604B2 (ja) 半導体装置の製造方法
JP3448025B2 (ja) 半導体装置の製造方法
KR100726746B1 (ko) 반도체 장치의 제조 방법
JP2002299437A (ja) 半導体装置の製造方法
US6413836B1 (en) Method of making isolation trench
JPH11145285A (ja) 配線形成方法
KR100328449B1 (ko) 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법
US5858874A (en) Method of fabricating semiconductor device having step of forming plug in contact hole
JP2000260871A (ja) 半導体装置の製造方法
KR100281147B1 (ko) 콘택홀 형성방법
KR100604587B1 (ko) 반도체 소자의 제조방법
US6541368B2 (en) Metal lines of semiconductor devices and methods for forming
KR100333378B1 (ko) 반도체 소자의 제조방법
KR100524928B1 (ko) 다마신 공정을 이용한 금속배선 형성방법
KR100406582B1 (ko) 도전 플러그 형성 방법
KR980012266A (ko) 반도체장치의 소자분리방법
US6420240B1 (en) Method for reducing the step height of shallow trench isolation structures
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100190065B1 (ko) 트렌치 소자분리방법