KR20040049879A - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20040049879A
KR20040049879A KR1020020076833A KR20020076833A KR20040049879A KR 20040049879 A KR20040049879 A KR 20040049879A KR 1020020076833 A KR1020020076833 A KR 1020020076833A KR 20020076833 A KR20020076833 A KR 20020076833A KR 20040049879 A KR20040049879 A KR 20040049879A
Authority
KR
South Korea
Prior art keywords
substrate
plug
interlayer insulating
trench
insulating layer
Prior art date
Application number
KR1020020076833A
Other languages
English (en)
Inventor
김재영
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020020076833A priority Critical patent/KR20040049879A/ko
Publication of KR20040049879A publication Critical patent/KR20040049879A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 장치는 기판, 기판 위에 형성되어 있으며 접촉구를 가지는 제1 층간 절연막, 접촉구 내에 형성되어 있는 플러그, 기판 위에 형성되며 플러그를 노출하는 트랜치를 가지는 제2 층간 절연막, 트랜치의 측면에 형성되어 있는 산화벽, 산화벽을 포함하는 트랜치를 채우고 있는 금속 배선을 포함한다.

Description

반도체 장치 및 그의 제조 방법{Semiconductor device and fabricating method thereof}
본 발명은 반도체 장치 및 그의 제조 방법에 관한 것이다.
반도체 장치가 점점 고속화. 고집적화 되면서 반도체 장치내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이러한 금속 배선의 폭이 좁아져서 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.
구리는 종래 금속에 비해 식각이 잘 되지 않는 금속으로 트랜치를 형성한 후, 기판에 금속층을 형성한 후 화학적 기계적 연마를 하는 다마신 공정으로 배선을 형성한다. 이러한 다마신 공정을 이용한 반도체 장치를 제조하는 방법은 다음과같다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 장치의 제조 방법을 순서대로 도시한 단면도이다. 도 1a에 도시한 바와 같이, 기판(10) 위에 제1 층간 절연막(12)을 형성한 후 사진 식각 공정으로 식각하여 트랜치(T1)를 형성한다. 이후 금속층을 형성한 후 화학적 기계적 연마(CMP : Chemical mechanical polishing) 공정으로 연마하여 트랜치 내에 플러그(14)를 형성한다.
그리고 플러그(14) 위에 제2 층간 절연막(16)을 형성한 후 사진 식각 공정으로 식각하여 플러그(14)를 노출하는 트랜치(T)를 형성한다. 이때 기판(10)은 하부 배선(도시하지 않음)이 형성된 기판 또는 활성 영역(도시하지 않음)이 형성되어 있는 기판이다. 플러그(14)는 기판의 하부 배선 또는 활성 영역과 연결된다.
도 1b에 도시한 바와 같이, 제2 층간 절연막(16) 위에 금속층을 형성한 후 화학 기계적 연마로 연마하여 플러그(14)와 연결되는 금속 배선(18)을 형성한다.
그러나 이러한 방법은 반도체 장치가 고집적화에 따라 금속 배선 폭의 감소가 요구되고 있지만 트랜치를 형성하기 위한 사진 공정시 사용되는 장비의 한계로 인해 일정한 폭 이하로는 형성할 수 없다.
따라서 상기한 문제점을 해결하기 위해 본 발명은 다마신 공정을 이용하여 금속 배선의 폭을 최소화하기 위한 반도체 장치 및 방법을 제공하는 것이다.
도 1은 종래의 반도체 장치를 형성하는 방법을 순서대로 도시한 단면도이다.
도 2는 본 발명에 따른 반도체 장치의 단면도이다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 장치의 제조 방법을 순서대로 도시한 단면도이다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 기판, 기판 위에 형성되어 있으며 접촉구를 가지는 제1 층간 절연막, 접촉구 내에 형성되어 있는 플러그, 기판 위에 형성되며 플러그를 노출하는 트랜치를 가지는 제2 층간 절연막, 트랜치의 측면에 형성되어 있는 산화벽, 산화벽을 포함하는 트랜치를 채우고 있는 금속 배선을 포함한다.
이때 기판은 기판에 형성되며 불순물이 도핑되어 있는 활성 영역을 더 포함하고, 플러그는 활성 영역과 연결되어 있는 것이 바람직하다.
또는 기판은 기판 위에 형성되어 있는 하부 금속 배선을 더 포함하고, 플러그는 하부 금속 배선과 연결되어 있는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은 기판 위에 제1 층간 절연층을 형성하는 단계, 제1 층간 절연층의 소정 영역을 식각하여 접촉구를 형성하는 단계, 접촉구 내부에 기판과 연결되는 플러그를 형성하는 단계, 제1 층간 절연층 위에 제2 층간 절연층을 형성하는 단계, 제2 층간 절연층의 소정 영역을 식각하여 플러그를 노출하는 트랜치를 형성하는 단계, 기판 위에 산화막을 형성하는 단계, 산화막을 에치백하여 트랜치의 측면에 산화벽을 형성하는 단계, 기판 위에 금속층을 형성한 후 제2 층간 절연층이 노출되도록 연마하여 플러그와 연결되는 금속 배선을 형성하는 단계를 포함한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치 및 반도체 장치의 제조 방법을 설명한다.
도 2는 본 발명에 따른 반도체 장치의 단면도이다. 도시한 바와 같이, 기판(100) 위에 접촉구(C)를 가지는 가지는 제1 층간 절연막(102)이 형성되어 있다. 그리고 접촉구(C) 내에 기판(100)과 연결되는 플러그(104)가 형성되어 있다. 기판(100)은 활성 영역(도시하지 않음) 또는 하부 금속 배선(도시하지 않음)이 형성되어 있으며, 플러그(104)는 활성 영역 또는 하부 금속 배선과 연결되어 있다.
그리고 플러그(104)를 포함하는 기판 전면에 트랜치(T)를 가지는 제2 층간 절연막(106)이 형성되어 있다. 트랜치(T)의 내벽에는 산화벽(108)이 형성되어 있고, 산화벽(108)을 포함하는 트랜치(T) 내부에는 플러그(104)와 연결되는 금속 배선(110)이 형성되어 있다. 이때 산화벽의 두께는 형성하고자 하는 금속 배선의 폭과 트랜치(T)의 폭 차이만큼 형성한다.
이와 같은 반도체 장치를 형성하는 방법을 도 3a 내지 도 3c를 참조하여 설명한다. 도 3a 내지 도 3c는 본 발명에 따른 반도체 장치를 형성하는 순서대로 도시한 단면도이다.
도 3a에 도시한 바와 같이, 기판(100) 위에 절연물질을 도포하여 제1 층간 절연막(102)를 형성한다. 그리고 제1 층간 절연막(102)을 사진 식각 공정으로 패터닝하여 접촉구(C)를 형성한다. 이때 기판(100)은 하부 금속 배선(도시하지 않음) 또는 활성 영역(도시하지 않음)이 형성되어 있는 기판으로, 접촉구(C)는 하부 배선 또는 활성 영역을 노출한다.
이후, 접촉구(C)를 포함하는 기판(100) 전면에 텅스텐 등을 CVD 또는 스퍼터링 방법으로 증착하여 금속층을 형성하고, 금속층을 화학적 기계적 연마로 제1 층간 절연막(102)이 노출되도록 연마하여 접촉구(C) 내에 플러그(104)를 형성한다.
그리고 플러그(104)를 포함하는 기판(100) 전면에 절연 물질을 도포하여 제2 층간 절연막(106)을 형성한 후 사진 식각 공정으로 패터닝하여 플러그(104)를 노출하는 트랜치(T)를 형성한다.
도 3b에 도시한 바와 같이, 트랜치(T) 내부를 포함하는 기판(100) 전면에 산화막(112)을 형성한다. 산화막(112)은 형성하고자 하는 금속 배선의 폭과 트랜치(T) 폭 차이만큼의 두께로 형성한다. 따라서 형성하고자 하는 금속 배선의 폭보다 더 넓은 폭을 가진 트랜치(T)를 형성하더라도 산화막(112)의 두께를 조절하면 원하는 폭을 가진 금속 배선을 형성할 수 있다.
도 3c에 도시한 바와 같이, 플러그(104)가 노출될 때까지 산화막(112)을 에치백으로 제거하여 트랜치(T) 측면에 산화벽(108)을 형성한다.
이후, 기판(100) 위에 구리 등의 금속을 CVD 또는 스퍼터링 방법으로 증착하여 금속층을 형성한다. 그리고 제2 층간 절연막(106)이 노출될때까지 금속층을 화학적 기계적 연마 공정으로 연마하여 플러그(104)와 연결되는 금속 배선(110)을 형성한다(도 2참조).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의권리범위에 속하는 것이다.
이상 기술한 바와 같이, 본 발명에 따른 산화막을 이용하면 종래의 사진 식각시 사용되는 장치의 한계를 극복하여 좀더 좁은 폭을 가진 금속 배선을 형성할 수 있다. 따라서 고 집적화, 고세밀화된 반도체 장치를 제공할 수 있다.

Claims (4)

  1. 기판,
    상기 기판 위에 형성되어 있으며 접촉구를 가지는 제1 층간 절연막,
    상기 접촉구 내에 형성되어 있는 플러그,
    상기 기판 위에 형성되며 상기 플러그를 노출하는 트랜치를 가지는 제2 층간 절연막,
    상기 트랜치의 측면에 형성되어 있는 산화벽,
    상기 산화벽을 포함하는 상기 트랜치를 채우고 있는 금속 배선을 포함하는 반도체 장치.
  2. 제1항에서.
    상기 기판은 상기 기판에 형성되며 불순물이 도핑되어 있는 활성 영역을 더 포함하고,
    상기 플러그는 상기 활성 영역과 연결되어 있는 반도체 장치.
  3. 제1항에서,
    상기 기판은 상기 기판 위에 형성되어 있는 하부 금속 배선을 더 포함하고,
    상기 플러그는 상기 하부 금속 배선과 연결되어 있는 반도체 장치.
  4. 기판 위에 제1 층간 절연층을 형성하는 단계,
    상기 제1 층간 절연층의 소정 영역을 식각하여 접촉구를 형성하는 단계,
    상기 접촉구 내부에 상기 기판과 연결되는 플러그를 형성하는 단계,
    상기 제1 층간 절연층 위에 제2 층간 절연층을 형성하는 단계,
    상기 제2 층간 절연층의 소정 영역을 식각하여 상기 플러그를 노출하는 트랜치를 형성하는 단계,
    상기 기판 위에 산화막을 형성하는 단계,
    상기 산화막을 에치백하여 상기 트랜치의 측면에 산화벽을 형성하는 단계,
    상기 기판 위에 금속층을 형성한 후 상기 제2 층간 절연층이 노출되도록 연마하여 상기 플러그와 연결되는 금속 배선을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
KR1020020076833A 2002-12-05 2002-12-05 반도체 장치 및 그의 제조 방법 KR20040049879A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020076833A KR20040049879A (ko) 2002-12-05 2002-12-05 반도체 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020076833A KR20040049879A (ko) 2002-12-05 2002-12-05 반도체 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040049879A true KR20040049879A (ko) 2004-06-14

Family

ID=37344152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020076833A KR20040049879A (ko) 2002-12-05 2002-12-05 반도체 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040049879A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252517A (en) * 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
JPH10284600A (ja) * 1997-03-31 1998-10-23 Sony Corp 半導体装置及びその製造方法
JPH11145285A (ja) * 1997-11-10 1999-05-28 Nec Corp 配線形成方法
KR20040005399A (ko) * 2002-07-10 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252517A (en) * 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
JPH10284600A (ja) * 1997-03-31 1998-10-23 Sony Corp 半導体装置及びその製造方法
JPH11145285A (ja) * 1997-11-10 1999-05-28 Nec Corp 配線形成方法
KR20040005399A (ko) * 2002-07-10 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법

Similar Documents

Publication Publication Date Title
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US5990015A (en) Dual damascence process
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
KR20020065641A (ko) 감소된 신호 처리 시간을 갖는 반도체 디바이스 및 그제조 방법
US5966632A (en) Method of forming borderless metal to contact structure
US6440861B1 (en) Method of forming dual damascene structure
KR100514523B1 (ko) 반도체 소자의 금속배선 형성방법
US20030060037A1 (en) Method of manufacturing trench conductor line
KR20040049879A (ko) 반도체 장치 및 그의 제조 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR20000019171A (ko) 감광성 폴리머를 사용하는 금속배선 형성방법
KR100450240B1 (ko) 콘택홀 형성 방법 및 이 콘택홀을 갖는 반도체 소자
KR100318271B1 (ko) 반도체 소자의 금속배선 형성방법
KR100249018B1 (ko) 접촉홀 형성 방법
KR20030043201A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100364811B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR970003718B1 (ko) 금속배선 형성방법
KR20050015116A (ko) 반도체 소자의 제조 방법
KR100443522B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application