KR20030043201A - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR20030043201A
KR20030043201A KR1020010074256A KR20010074256A KR20030043201A KR 20030043201 A KR20030043201 A KR 20030043201A KR 1020010074256 A KR1020010074256 A KR 1020010074256A KR 20010074256 A KR20010074256 A KR 20010074256A KR 20030043201 A KR20030043201 A KR 20030043201A
Authority
KR
South Korea
Prior art keywords
gas
aluminum
film
contact plug
contact
Prior art date
Application number
KR1020010074256A
Other languages
English (en)
Inventor
류상욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010074256A priority Critical patent/KR20030043201A/ko
Publication of KR20030043201A publication Critical patent/KR20030043201A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄 표면에서 발생되는 자연산화막을 효과적으로 제거하여 콘택홀 내에서의 알루미늄 배선과 콘택 플러그간의 접촉저항을 개선하기 위한 반도체 소자의 콘택 플러그 형성방법을 개시하며, 개시된 본 발명의 방법은, 금속배선이 형성되고 상기 금속배선을 덮도록 전면 상에 층간절연막이 형성된 반도체 기판을 제공하는 단계와, 상기 층간절연막의 일부분을 식각하여 상기 금속배선을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 건식 세정하는 단계, 및 상기 세정된 콘택홀 내에 접착층 및 베리어막을 포함한 플러그용 금속막을 매립시키는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법에 있어서, 상기 건식 세정은 금속배선의 측면에 발생된 자연산화막이 완전 제거되도록 Ar 가스, 또는, Ar 및 N2 가스에 할로겐족 가스를 소량 첨가하여 수행하는 것을 특징으로 한다.

Description

반도체 소자의 콘택 플러그 형성방법{METHOD FOR FORMING CONTACT PLUG OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 보다 상세하게는, 알루미늄 표면에서 발생되는 자연산화막을 효과적으로 제거하여 콘택홀에서의 알루미늄 배선과 콘택 플러그간의 접촉저항을 개선하는 방법에 관한 것이다.
주지된 바와 같이, 금속배선의 재료로서는 전기 전도도가 매우 우수한 알루미늄(Al)이 주로 이용되고 있다. 또한, 알루미늄 배선을 포함한 통상의 배선 공정에서는 실질적인 배선 재료의 하부에 베리어막(barrier layer)을 배치시키며, 그리고, 상부에는 반사방지막(Anti Reflective Coating layer)을 배치시킨다.
여기서, 상기 베리어막은 배선 재료, 예를들어, 알루미늄막의 접착력를 증대시키면서 알루미늄과 기판 실리콘간의 반응이 일어나는 것을 방지하기 위해 형성되는 것으로, 통상, 티타늄/티타늄질화(Ti/TiN)막이 이용된다. 상기 반사방지막은 배선 재료의 패터닝시에 빛의 반사에 의한 감광막 패턴의 변형을 방지하고자 형성하는 것으로, 베리어막과 마찬가지로 Ti/TiN막이 주로 이용된다.
한편, 반도체 소자의 고집적화에 따라, 금속배선과 하부 구조물간, 또는, 상하 금속배선간의 전기적 연결 통로를 제공하는 콘택홀의 크기도 작아지고 있는데, 이 경우, 알루미늄의 콘택홀 완전 매립에 어려움이 있고, 심한 경우, 오픈 불량이 발생하기도 한다.
따라서, 이러한 콘택홀 매립의 문제를 해결하기 위해, 종래에는 매립 특성이 우수한 금속막, 예컨데, 텅스텐막으로 콘택홀을 완전하게 매립시켜, 이것을 콘택 플러그로서 이용하고 있다. 즉, 종래에는 층간절연막의 식각을 통해 하부 구조물, 특히, 하부 금속배선을 노출시키는 콘택홀을 형성한 후, 베리어막과 텅스텐막을 차례로 증착하고, 이어서, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 텅스텐막과 Ti/TiN막의 베리어막을 연마하여 콘택홀 내에 콘택 플러그를 형성함으로써, 이것을 하부 금속배선과의 전기적 연결수단으로 이용한다.
그러나, 종래의 콘택 플러그 형성방법은 다음과 같은 문제점이 있다.
반도체 소자의 고집적화에 따라, 콘택 플러그의 형성시, 콘택홀은 금속배선의 상부 표면은 물론, 그 측면도 노출시키게 되고, 이에 따라, 콘택 플러그는 알루미늄 배선의 측면과도 접촉하게 된다. 또한, 알루미늄 배선의 형성시, 식각 가스로 사용되는 Cl2/BCl3 등에 대해 TiN 보다 알루미늄의 식각 속도가 빠른 것에 기인해서, 도 1에 도시된 바와 같이, 반사방지막인 TiN(2c)의 하부로 노치 현상(notch : N)이 발생된다.
그런데, 이렇게 노치 현상(N)이 발생되면, 텅스텐막의 증착전에 수행하는 아르곤(Ar) 가스를 이용한 RF 스퍼터링 등의 건식 세정으로는, 이방적 특성에 의하여, 노치가 발생된 부분이나 측벽의 자연산화막(6) 등의 제거가 어렵게 된다. 결국, 알루미늄 배선(2)의 측벽에 발생된 자연산화막(6)의 제거가 완전히 이루어지지 않음으로써, 이러한 상태로 Ti/TiN의 베리어막(5a) 및 텅스텐막(5b)을 증착함에 따라, 알루미늄 배선(2)과 콘택 플러그(5)간의 접촉 부위에는 박막의 산화막이 개재되고, 그래서, 그들간의 접촉 저항이 증가된다.
한편, 자연산화막의 발생 및 완전 제거가 이루어지지 못하는 현상은 웨이퍼의 모든 부분에서 동일하게 일어나고, 그래서, 웨이퍼 상의 모든 콘택홀 내의 모든 플러그가 박막의 산화막이 존재한 상태로 형성될 경우에는 전체적으로 접촉 저항이 균일하게 되어 금속배선의 속도 저하에는 큰 영향을 미치지 않지만, 웨이퍼 상에서 부분적으로 얇은 산화막이 존재하게 되면, 저항 분포의 불균일로 인해 금속배선의속도 차이 등이 발생하게 되는 바, 소자의 기능 저하 및 신뢰성 저하가 초래된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 콘택홀 내의 접촉 저항을 개선시킬 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 콘택홀 내의 접촉 저항을 개선시켜 양호한 소자 특성을 얻을 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공함에 그 다른 목적이 있다.
도 1은 종래의 문제점을 설명하기 위한 도면.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 각 공정별 단면도.
*도면의 주요 부분에 대한 부호의 설명*
11 : 반도체 기판 12 : 알루미늄 배선
12a,16a : 베리어막 12b : 알루미늄막
12c : 반사방지막 13 : 층간절연막
14 : 콘택홀 15 : 자연산화막
16 : 콘택 플러그 16b : 텅스텐막
상기와 같은 목적을 달성하기 위한 본 발명의 콘택 플러그 형성방법은, 금속배선이 형성되고 상기 금속배선을 덮도록 전면 상에 층간절연막이 형성된 반도체 기판을 제공하는 단계와, 상기 층간절연막의 일부분을 식각하여 상기 금속배선을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 건식 세정하는 단계, 및 상기 세정된 콘택홀 내에 접착층 및 베리어막을 포함한 플러그용 금속막을 매립시키는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법에 있어서, 상기 건식 세정은 금속배선의 측면에 발생된 자연산화막이 완전 제거되도록 Ar 가스, 또는, Ar 및 N2 가스에 할로겐족 가스를 소량 첨가하여 수행하는 것을 특징으로 한다.
여기서, 상기 할로겐족 가스는 Cl2, BCl3, SF6 및 CxHyFz으로 이루어지는 그룹으로부터 선택되는 어느 하나이며, 어느 하나 또는 둘 이상이 첨가된다.
본 발명에 따르면, 건식 세정시에 Ar 가스 이외에 할로겐족 가스를 소량 첨가함으로써, 등방적 식각 현상을 유도하여 금속배선 측벽에서의 자연산화막을 완전 제거할 수 있으며, 이에 따라, 콘택홀 내의 접촉 저항을 개선시킬 수 있다.
(실시예)
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 트랜지스터와 같은 소정의 하부 구조물(도시안됨) 및 알루미늄 배선(12)이 형성된 반도체 기판(11) 상에 상기 알루미늄 배선(12)을 덮도록 층간절연막(13)을 형성한다. 상기 알루미늄 배선(12)은, 전술한 바와 같이, 실질적인 배선 재료인 알루미늄막(12b)의 하부 및 상부 각각에 Ti/TiN의 베리어막(12a)과 반사방지막(12c)이 구비된 구조를 갖는다. 공지의 포토리소그라피 공정을 통해 층간절연막(13)의 일부분을 선택적으로 식각하여 알루미늄 배선(12)을 노출시키는 콘택홀(14)을 형성한다.
이때, 상기 콘택홀(14)은 소자의 고집적화에 따른 디자인 룰에 따라 알루미늄 배선배선(12)의 상부면은 물론, 그 일측면도 함께 노출시키도록 형성된다. 또한, 상기 콘택홀(14)의 형성시에는 식각 가스로 사용되는 Cl2 및 BCl3 가스 등에 대한 식각 속도가 알루미늄이 TiN 보다 빠른 것에 기인해서 TiN의 반사방지막(12c)의 하부로 노치 현상(N)이 일어난다. 아울러, 노출된 알루미늄막(12b)의 측벽에는 Al2O3와 같은 박막의 자연산화막(15)이 발생된다.
도 2b를 참조하면, 콘택홀 형성시(14)에 발생된 이물질이 제거되도록, 상기 결과물에 대해 RF 스퍼터링을 이용한 건식 세정을 수행한다. 이때, 상기 건식 세정시에는 Ar 가스, 또는, Ar 및 N2 가스에 할로겐족 가스, 예컨데, Cl2, BCl3, SF6 및 CxHyFz로 이루어지는 그룹으로부터 선택되는 어느 하나의 가스를 단독 혹은 둘 이상을 소량 첨가하며, 그 첨가량은 Ar 가스 및 N2 가스가 수백∼수천 sccm 정도 플로우될 때, 10∼1,000 sccm 정도로 한다.
이 경우, 상기 건식 세정시에 등방성 식각 현상이 유도되어, 노치 현상(N)에 의해 가려진 알루미늄막(12b) 측벽에서의 자연산화막이 효과적으로 제거된다.
도 2c를 참조하면, 건식 세정된 콘택홀(14)의 내벽 및 층간절연막(13) 상에 Ti/TiN 또는 Ta/TaN의 베리어막(16a)을 증착하고, 이어, 상기 베리어막(16a) 상에 상기 콘택홀(14)이 완전 매립되게 플러그용 도전막, 즉, 텅스텐(16b)을 증착한다. 그리고나서, 상기 텅스텐막(16b)과 베리어막(16a)을 에치백 또는 CMP 공정을 통해 연마하여 알루미늄 배선(12)과 전기적으로 콘택되는 콘택 플러그(16)를 형성한다.
여기서, 상기 알루미늄 배선(12)의 측벽에 발생된 자연산화막은 이전 공정인 건식 세정시에 할로겐족 가스의 첨가에 의한 등방성 식각에 의해 완전하게 제거되기 때문에 상기 알루미늄 배선(12)과 콘택 플러그(16) 사이에 박막의 자연산화막이 존재하지 않게 되며, 그래서, 본 발명의 방법을 적용할 경우, 알루미늄 배선(12)과 콘택 플러그(16)간의 접촉 저항을 개선시킬 수 있게 된다.
이상에서와 같이, 본 발명은 콘택홀 형성후의 건식 세정시에 할로겐족 가스를 소량 첨가하여 등방성 식각 현상이 유도되도록 함으로써, 알루미늄 배선의 측벽에 발생된 자연산화막을 완전히 제거할 수 있으며, 이에 따라, 콘택홀 내에서의 접촉 저항을 개선시킬 수 있고, 특히, 웨이퍼의 모든 영역들간의 접촉 저항의 불균일을 개선시킬 수 있는 바, 배선 자체의 신뢰성을 향상시킬 수 있음은 물론, 소자 신뢰성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서, 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 금속배선이 형성되고 상기 금속배선을 덮도록 전면 상에 층간절연막이 형성된 반도체 기판을 제공하는 단계와, 상기 층간절연막의 일부분을 식각하여 상기 금속배선을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 건식 세정하는 단계, 및 상기 세정된 콘택홀 내에 접착층 및 베리어막을 포함한 플러그용 금속막을 매립시키는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법에 있어서,
    상기 건식 세정은 금속배선의 측면에 발생된 자연산화막이 완전 제거되도록 Ar 가스, 또는, Ar 및 N2 가스에 할로겐족 가스를 소량 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  2. 제 1 항에 있어서, 상기 할로겐족 가스는
    Cl2, BCl3, SF6 및 CxHyFz으로 이루어지는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  3. 제 2 항에 있어서, 상기 할로겐족 가스는 어느 하나, 또는, 둘 이상을 첨가하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  4. 제 1 항에 있어서, 상기 할로겐족 가스는 10∼1,000 sccm으로 첨가하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
KR1020010074256A 2001-11-27 2001-11-27 반도체 소자의 콘택 플러그 형성방법 KR20030043201A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010074256A KR20030043201A (ko) 2001-11-27 2001-11-27 반도체 소자의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010074256A KR20030043201A (ko) 2001-11-27 2001-11-27 반도체 소자의 콘택 플러그 형성방법

Publications (1)

Publication Number Publication Date
KR20030043201A true KR20030043201A (ko) 2003-06-02

Family

ID=29571613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010074256A KR20030043201A (ko) 2001-11-27 2001-11-27 반도체 소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR20030043201A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021237032A1 (en) * 2020-05-22 2021-11-25 Lam Research Corporation Low resistivity contacts and interconnects
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
US12074029B2 (en) 2018-11-19 2024-08-27 Lam Research Corporation Molybdenum deposition

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12074029B2 (en) 2018-11-19 2024-08-27 Lam Research Corporation Molybdenum deposition
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films
WO2021237032A1 (en) * 2020-05-22 2021-11-25 Lam Research Corporation Low resistivity contacts and interconnects

Similar Documents

Publication Publication Date Title
KR100288496B1 (ko) 집적회로구조체의구리오염방지방법
US5700737A (en) PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US6187663B1 (en) Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
KR100342639B1 (ko) 반도체 구조물의 제조 방법
KR20030043201A (ko) 반도체 소자의 콘택 플러그 형성방법
US6815337B1 (en) Method to improve borderless metal line process window for sub-micron designs
US6713379B1 (en) Method for forming a damascene structure
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100515058B1 (ko) 금속 패턴을 갖는 반도체 소자의 형성방법
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100997780B1 (ko) 엠아이엠 캐패시터 형성방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100447970B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100575359B1 (ko) 반도체 소자 및 그 제조방법
KR100630568B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
US20050142860A1 (en) Method for fabricating metal wirings of semiconductor device
KR100606539B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100463183B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100941821B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100618794B1 (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination