KR20040001994A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20040001994A
KR20040001994A KR1020020037331A KR20020037331A KR20040001994A KR 20040001994 A KR20040001994 A KR 20040001994A KR 1020020037331 A KR1020020037331 A KR 1020020037331A KR 20020037331 A KR20020037331 A KR 20020037331A KR 20040001994 A KR20040001994 A KR 20040001994A
Authority
KR
South Korea
Prior art keywords
forming
layer
film
diffusion barrier
barrier layer
Prior art date
Application number
KR1020020037331A
Other languages
English (en)
Inventor
김희진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037331A priority Critical patent/KR20040001994A/ko
Publication of KR20040001994A publication Critical patent/KR20040001994A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 층간 절연막 상부에 확산 방지막을 형성한 후 콘택홀을 형성하고 이후 공정을 실시함으로써 구리 배선 공정에 의한 구리 이온의 확산을 방지하여 하부의 트랜지스터의 특성 저하를 방지할 수 있고, 확산 방지막을 다마신 공정을 실시하기 위한 식각 정지막으로 사용함으로써 구리 배선의 두께를 쉽게 제어할 수 있는 반도체 소자의 제조 방법이 제시된다.

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 층간 절연막 상부에 확산 방지막을 형성한 후 콘택홀을 형성하고 이후 공정을 실시함으로써 구리 이온이 층간 절연막을 통해 확산되는 것을 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
종래의 구리 배선 공정이 적용되는 반도체 소자의 제조 방법을 도 1(a) 내지 도 1(c)를 이용하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 반도체 기판(101)의 소정 영역에 소자 분리막(102)을 형성하여 셀 영역, 소자 분리 영역 및 주변 회로 영역등의 영역을 구분한다. 전체 구조 상부에 게이트 산화막(103) 및 도전층(104)을 형성한 후 패터닝하여 셀 영역의 반도체 기판(101) 상부의 소정 영역에 게이트 전극을 형성한다. 전체 구조 상부에 절연막을 형성한 후 전면 식각 공정을 실시하여 게이트 전극 측벽에 스페이서(105)를 형성한다. 불순물 이온 주입 공정을 실시하여 반도체 기판(101)의 소정 영역에 접합 영역(106)을 형성한다. 이에 의해 반도체 기판(101) 상부의 소정 영역에 게이트 및 접합 영역으로 구성된 트랜지스터가 제조된다. 그리고, 전체 구조 상부에 층간 절연막(107)을 형성한 후 소정의 마스크 및 식각 공정을 실시하여 게이트 전극(105)의 상부를 노출시키는 콘택홀을 형성한다. 콘택홀을 포함한 전체구조 상부에 Ti막 및 TiN막을 적층하여 제 1 장벽층(108)을 형성한 후 콘택홀이 매립되도록 텅스텐막(109)을 형성한다. 그리고, CMP 공정을 실시하여 층간 절연막(107) 상부의 텅스텐막(109) 및 제 1 장벽층(108)을 연마하여 평탄화시켜 텅스텐 플러그를 형성한다.
도 1(b)를 참조하면, 전체 구조 상부에 확산 방지막(110), 절연막(111) 및 캐핑층(112)을 순차적으로 형성한다. 다마신 공정을 실시하여 캐핑층(112), 절연막(111) 및 확산 방지막(110)의 소정 영역에 다마신 패턴을 형성하는데, 텅스텐 플러그가 노출되도록 다마신 패턴을 형성한다. 이때, 절연막(111)은 SiO2막, SiOC막등으로 형성하고, 캐핑층(112)은 SiO2막등으로 형성한다.
도 1(c)를 참조하면, 다마신 패턴을 포함한 전체 구조 상부에 제 2 장벽층(113) 및 시드층(114)을 형성한 후 다마신 패턴이 매립되도록 구리층(115)을 형성한다. CMP 공정을 실시하여 캐핑층(112) 상부에 형성된 구리층(115), 시드층(114) 및 제 2 장벽층(113)을 제거하여 구리 배선을 형성한다.
상기와 같은 구리 배선 공정이 적용되는 반도체 소자의 제조 공정에서 구리 이온의 확산에 의한 트랜지스터의 특성이 변화되는 것을 방지하기 위해 구리층을 형성하기 이전에 구리 이온의 확산을 방지하기 위한 확산 방지막을 형성한다. 그런데, 다마신 패턴은 텅스텐 플러그보다 크게 형성되고, 확산 방지막은 구리층과 텅스텐 플러그를 연결시키기 위해 다마신 패턴의 형성 공정에서 제거되기 때문에 층간 절연막과 구리층이 접촉하게 된다. 이에 따라 구리 이온이 층간 절연막을 통해 확산되어 트랜지스터의 특성을 변화시키게 된다.
본 발명의 목적은 구리 이온의 확산을 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 층간 절연막 상부에 확산 방지막을 형성한 후 콘택홀을 형성하고 이후 공정을 실시함으로써 구리 이온이 층간 절연막을 통해 확산되는 것을 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
도 1(a) 내지 도 1(c)는 종래의 구리 배선 공정이 적용되는 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 구리 배선 공정이 적용되는 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 및 201 : 반도체 기판102 및 202 : 소자 분리막
103 및 203 : 게이트 산화막104 및 204 : 도전층
105 및 205 : 스페이서106 및 206 : 접합 영역
107 및 207 : 층간 절연막108 및 209 : 제 1 장벽층
109 및 210 : 텅스텐막110 및 208 : 확산 방지막
111 및 211 : 절연막112 및 212 : 캐핑층
113 및 213 : 제 2 장벽층114 및 214 : 시드층
115 및 215 : 구리층
본 발명에 따른 반도체 소자의 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 그 상부에 확산 방지막을 형성하는 단계와, 상기 확산 방지막 및 상기 층간 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전체 구조 상부에 제 1 장벽층 및 텅스텐막을 형성한 후 연마하여 플러그를 형성하는 단계와, 전체 구조 상부에 절연막 및 캐핑층을 형성한 후 상기 절연막 및 캐핑층의 소정 영역을 식각하여 상기 플러그를 노출시키는 다마신 패턴을 형성하는 단계와, 전체 구조 상부에 제 2 장벽층, 시드층 및 구리층을 형성한 후 연마하여 구리 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 구리 배선 공정을 포함하는 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 기판(201)의 소정 영역에 소자 분리막(202)을 형성하여 셀 영역, 소자 분리 영역 및 주변 회로 영역등의 영역을 구분한다. 전체 구조 상부에 게이트 산화막(203) 및 도전층(204)을 형성한 후 패터닝하여 셀 영역의 반도체 기판(201) 상부의 소정 영역에 게이트 전극을 형성한다. 전체 구조 상부에 절연막을 형성한 후 전면 식각 공정을 실시하여 게이트 전극 측벽에 스페이서(205)를 형성한다. 불순물 이온 주입 공정을 실시하여 반도체 기판(201)의 소정 영역에 접합 영역(206)을 형성한다. 그리고, 전체 구조 상부에 층간 절연막(207)을 형성한 후 그 상부에 확산 방지막(208)을 형성한다. 여기서, 확산 방지막(208)은 SiC막 또는 SiN막을 사용하여 500∼1500Å 정도의 두께로 형성하며, 확산 방지막(208)을 형성하기 이전에 NH3플라즈마 처리를 실시한다.
도 2(b)를 참조하면, 소정의 마스크 및 식각 공정에 의해 확산 방지막(208)및 층간 절연막(207)의 소정 영역을 식각하여 게이트 전극(205)의 상부를 노출시키는 콘택홀을 형성한다. 콘택홀을 포함한 전체 구조 상부에 Ti막 및 TiN막을 적층하여 제 1 장벽층(209)을 형성한 후 콘택홀이 매립되도록 텅스텐막(210)을 형성한다. 그리고, CMP 공정을 실시하여 확산 방지막(208) 상부의 텅스텐막(210) 및 제 1 장벽층(209)을 연마하여 평탄화시켜 텅스텐 플러그를 형성한다. 텅스텐 플러그를 형성하기 위한 CMP 공정은 확산 방지막(208)을 정지막으로 하여 실시하는데, 이때 확산 방지막(208)이 250∼500Å 정도의 두께로 잔류하도록 한다.
도 2(c)를 참조하면, 전체 구조 상부에 절연막(211) 및 캐핑층(212)을 형성한 후 확산 방지막(208)을 식각 정지막으로 이용한 다마신 공정을 실시하여 캐핑층(212) 및 절연막(211)의 소정 영역에 다마신 패턴을 형성하는데, 텅스텐 플러그가 노출되도록 다마신 패턴을 형성한다. 이때, 절연막(211)은 SiO2막, SiOC막등으로 형성하고, 캐핑층(212)은 SiO2막등으로 형성한다.
도 2(d)를 참조하면, 다마신 패턴을 포함한 전체 구조 상부에 Ta막 또는 TaN막으로 제 2 장벽층(213)을 형성하고 시드층(214)을 형성한 후 다마신 패턴이 매립되도록 구리층(215)을 형성한다. CMP 공정을 실시하여 산화막(212) 상부에 형성된 구리층(215), 시드층(214) 및 제 2 장벽층(213)을 제거하여 구리 배선을 형성한다.
상술한 바와 같이 본 발명에 의하면, 층간 절연막 상부에 확산 방지막을 형성한 후 콘택홀을 형성하고 이후 공정을 실시함으로써 구리 배선 공정에 의한 구리 이온의 확산을 방지하여 하부의 트랜지스터의 특성 저하를 방지할 수 있고, 확산 방지막을 다마신 공정을 실시하기 위한 식각 정지막으로 사용함으로써 구리 배선의 두께를 쉽게 제어할 수 있다. 또한, 확산 방지막의 식각 속도가 산화막보다 높기 때문에 텅스텐막을 연마할 때 과도 연마에 의한 텅스텐 플러그의 침식(erosion)을 방지할 수 있어 후속 구리층의 연마 공정시 하지막의 영향을 최소화할 수 있다.

Claims (5)

  1. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 그 상부에 확산 방지막을 형성하는 단계:
    상기 확산 방지막 및 상기 층간 절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 전체 구조 상부에 제 1 장벽층 및 텅스텐막을 형성한 후 연마하여 플러그를 형성하는 단계;
    전체 구조 상부에 절연막을 형성한 후 상기 절연막의 소정 영역에 상기 플러그를 노출시키는 다마신 패턴을 형성하는 단계; 및
    전체 구조 상부에 제 2 장벽층, 시드층 및 구리층을 형성한 후 연마하여 구리 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 층간 절연막을 형성한 후 NH3플라즈마 처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 확산 방지막은 SiC막 또는 SiN막을 이용하여 500 내지 1500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 플러그를 형성하기 위한 연마 공정은 상기 확산 방지막을 정지막으로 하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 플러그를 형성하기 위한 연마 공정은 상기 확산 방지막이 250 내지 500Å 정도의 두께로 잔류하도록 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020020037331A 2002-06-29 2002-06-29 반도체 소자의 제조 방법 KR20040001994A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037331A KR20040001994A (ko) 2002-06-29 2002-06-29 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037331A KR20040001994A (ko) 2002-06-29 2002-06-29 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040001994A true KR20040001994A (ko) 2004-01-07

Family

ID=37313723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037331A KR20040001994A (ko) 2002-06-29 2002-06-29 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040001994A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027844A (ja) * 1996-07-10 1998-01-27 Fujitsu Ltd 半導体装置
JPH11145285A (ja) * 1997-11-10 1999-05-28 Nec Corp 配線形成方法
KR20000013571A (ko) * 1998-08-11 2000-03-06 윤종용 반도체소자의 다층 배선 형성방법
US20020079586A1 (en) * 1997-04-18 2002-06-27 Nippon Steel Corporation Semiconductor device and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027844A (ja) * 1996-07-10 1998-01-27 Fujitsu Ltd 半導体装置
US20020079586A1 (en) * 1997-04-18 2002-06-27 Nippon Steel Corporation Semiconductor device and fabrication method thereof
JPH11145285A (ja) * 1997-11-10 1999-05-28 Nec Corp 配線形成方法
KR20000013571A (ko) * 1998-08-11 2000-03-06 윤종용 반도체소자의 다층 배선 형성방법

Similar Documents

Publication Publication Date Title
KR20030034501A (ko) 반도체소자의 도전배선 형성방법
KR20010063765A (ko) 반도체소자의 제조방법
US6236091B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
KR100403329B1 (ko) 반도체소자의 비트라인 형성방법
CN109755175B (zh) 互连结构及其形成方法
KR100835779B1 (ko) 반도체 소자의 제조 방법
KR100515380B1 (ko) 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법
KR20040001994A (ko) 반도체 소자의 제조 방법
KR100734083B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR101028811B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20040059484A (ko) 반도체 소자의 콘택 전극 형성 방법
KR100532967B1 (ko) 반도체 소자의 비트라인 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100440077B1 (ko) 반도체 소자의 제조 방법
KR101024252B1 (ko) 반도체소자 제조 방법
KR100431815B1 (ko) 반도체소자의 제조방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100312386B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100745075B1 (ko) 반도체 장치의 랜딩플러그 콘택 형성 방법
KR20020055913A (ko) 반도체 소자의 콘택홀 형성 방법
KR20020025351A (ko) 반도체 소자의 제조방법
KR20010011651A (ko) 반도체장치의 콘택 형성방법
KR20050064661A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application