KR20000013571A - 반도체소자의 다층 배선 형성방법 - Google Patents

반도체소자의 다층 배선 형성방법 Download PDF

Info

Publication number
KR20000013571A
KR20000013571A KR1019980032508A KR19980032508A KR20000013571A KR 20000013571 A KR20000013571 A KR 20000013571A KR 1019980032508 A KR1019980032508 A KR 1019980032508A KR 19980032508 A KR19980032508 A KR 19980032508A KR 20000013571 A KR20000013571 A KR 20000013571A
Authority
KR
South Korea
Prior art keywords
metal
forming
insulating layer
barrier layer
hole
Prior art date
Application number
KR1019980032508A
Other languages
English (en)
Inventor
김정표
배용태
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032508A priority Critical patent/KR20000013571A/ko
Publication of KR20000013571A publication Critical patent/KR20000013571A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 다마신 방식을 이용하여 다층 배선을 형성하는 방법에 관한 것이다. 제1 금속장벽층은 반도체 기판 상에 형성한다. 제1 금속장벽층 상에 홀을 갖는 제1 절연층을 형성한다. 제2 금속장벽층을 홀이 형성되어 있는 결과물 기판 전면에 형성한다. 홀을 금속 홀물질로 채워 금속 마개를 형성한다. 절연장벽층을 금속 마개가 형성되어 있는 결과물 기판 전면에 형성한다. 절연장벽층 상에, 상기 제1 절연층 및 금속 마개를 노출시키는 금속 배선을 위한 패턴홀을 갖는 제2 절연층을 형성한다. 금속 배선은 패턴홀을 금속 배선물질로 채워 형성한다.

Description

반도체 소자의 다층 배선 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 다마신 방식을 이용하여 다층 배선을 형성하는 방법에 관한 것이다.
반도체 제조 공정이 서브미크론(submicron) 이하로 내려가고, 마이크로 프로세스의 속도가 1GHz이상 요구되는 현재의 시점에서는, 다층 배선 형성 시, 필연적으로 다마신(damascene) 방법이 필요하다. 다마신 방법은 금속 배선물질을 증착한 후 이를 패터닝하여 금속 배선을 형성하는 것이 아니라, 절연층 내에 금속 배선 모양과 일치하는 홈을 형성한 후 이 홈에 금속 배선물질을 채움으로써 금속 배선을 형성하는 방법이다. 이 방법은 금속 배선에 의한 단차가 발생하지 않으므로 다층 배선을 신뢰도 높게 형성하는데 유리하고, 금속 배선물질을 식각하지 않아도 되므로 식각이 곤란한 물질을 사용하는 경우라도 금속 배선 형성이 용이하다.
반도체 소자의 집적화와 더불어 금속 배선물질로 구리(Cu)와 같은 물질이 많이 사용되는데, 구리는 배선물질로서의 물리적 특성을 좋지만 일반적인 식각 공정으로는 패턴을 형성하기가 어렵다는 단점이 있다. 따라서, 구리와 같은 금속 배선물질로 금속 배선을 형성하고자 할 경우엔, 언급한 다마신 방법을 이용하는 것이 좋다.
도 1 내지 도 3은 다마신(damascene) 방식을 이용하여 다층 배선을 형성하는 종래의 방법을 공정순서별로 설명하기 위해 도시한 단면도들이다.
반도체 기판(10) 상에 제1 장벽층(12)을 형성한 후, 그 상부에 제1 절연층(14)을 형성한다. 이후, 제1 절연층(14) 상에 제2 장벽층(16)을 형성하고, 그 상부에 홀(20)을 갖는 제2 절연층(18)을 형성한다 (도 1). 이때, 상기 홀(20)은 제2 장벽층(16)을 식각종료점으로 하고 상기 제2 절연층을 식각대상물로 한 이방성 식각으로 형성한다.
이어서, 상기 제2 절연층 상에 배선 형성을 위한 감광막 패턴 (미도시)을 형성한 후 이를 마스크로 한 이방성식각을 진행하여 금속 배선을 위한 홈(22)을 형성한다 (도 2). 이때, 상기 이방성 식각은 제2 절연층(18)과 제1 절연층(14)을 식각대상물로 하여 진행되므로, 상기 홈(22)은 제2 절연층(18)에 형성되었던 홀(도 1의 20)의 형상을 그대로 제1 절연층(14)에 옮기고, 제2 절연층(18)에는 최종적으로 얻고자 하는 금속 배선의 형상과 대응하는 패턴홀이 형성된 모양이다.
계속해서, 결과물 기판 전면에 금속 물질을 증착한 후, 상기 제2 절연층(18)이 노출될 정도를 이를 식각하여 상기 홈을 채우는 모양의 금속 배선(24)을 형성한다. 상기 금속 배선(24)은 제1 절연층(14)에 형성되어 있는 홀을 통해 반도체 기판(10)과 접속한다.
상술한 종래의 다층 배선 형성방법에 의하면, 제1 절연층(14)과 제2 절연층(18)의 두께 차이가 있을 경우, 제2 장벽층(16)을 식각종료점으로 이용하는 실효가 없다. 즉, 제1 절연층(14)의 두께가 제2 절연층(18)의 두께보다 더 클 경우엔, 제1 절연층(14)에 형성되는 홀을 완전히 뚫리지 않아 금속 배선(24)이 반도체 기판(10)과 접속하지 못하는 단점이 있고, 제1 절연층(14)의 두께가 제2 절연층(16)의 두께보다 작을 경우엔, 제1 절연층(14)에 형성되는 홀이 과도하게 뚫려 그 하부의 반도체 기판(10)의 표면에 손상이 발생한다. 따라서, 종래의 다층 배선 형성방법의 경우, 제1 절연층과 제2 절연층의 두께를 적절하게 맞춰야 하는 단점이 있다.
본 발명의 목적은 다마신 방법을 이용하여 금속 배선을 형성하는데 있어서, 제1 절연층과 제2 절연층의 두께를 적절하게 맞추지 않아도 신뢰도 높은 다층 배선을 구현할 수 있는 반도체 소자의 다층 배선 형성방법을 제공하는데 있다.
도 1 내지 도 3은 다마신(damascene) 방식을 이용하여 다층 배선을 형성하는 종래의 방법을 공정순서별로 설명하기 위해 도시한 단면도들이다.
도 4 내지 도 8은 다마신 방식을 이용하여 다층 배선을 형성하는 본 발명의 일 실시예에 의한 방법을 공정순서별로 설명하기 위해 도시한 단면도들이다.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 소자의 다층 배선 형성방법은, 반도체 기판 상에 티타늄 나이트라이드(TiN)와 같은 물질로 된 제1 금속장벽층을 형성하는 단계와, 상기 제1 금속장벽층 상에 홀을 갖는 제1 절연층을 형성하는 단계와, 결과물 기판 전면에 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 적층한 제2 금속장벽층을 형성하는 단계와, 상기 홀을 텅스텐 또는 구리와 같은 금속 홀물질로 채워 금속 마개를 형성하는 단계와, 결과물 기판 전면에 실리콘 나이트라이드(Si3N4)와 같은 물질로 된 절연장벽층을 형성하는 단계와, 상기 절연장벽층 상에, 상기 제1 절연층 및 금속 마개를 노출시키는 금속 배선을 위한 패턴홀을 갖는 제2 절연층을 형성하는 단계와, 상기 패턴홀을 알루미늄 또는 구리와 같은 금속 배선물질로 채워 금속 배선을 형성하는 단계를 구비한다.
상기 금속 마개는, 제2 금속장벽층까지 형성되어 있는 결과물 기판 전면에 금속 홀물질을 증착한 후, 상기 제1 절연층의 표면이 노출될 때 까지 상기 금속 홀물질 및 그 하부에 형성되어 있는 제2 금속장벽층을 식각하는 공정으로 형성한다.이때, 상기 식각은 화학 물리적 폴리슁(CMP) 방식을 이용하여 행한다.
상기 패턴홀은 제2 절연층 상에 상기 패턴홀과 대응하는 모양의 패턴홀을 갖는 감광막 패턴을 형성한 후, 이 감광막 패턴을 마스크로 하여 제2 절연층을 이방성 식각하고, 이후, 제거된 상기 제2 절연층 하부에 형성되어 있는 절연장벽층을 제거하는 공정으로 형성한다. 이때, 상기 제2 절연층은 상기 절연장벽층을 식각종료점으로 하여 식각하고, 상기 절연장벽층은 상기 제2 절연층을 식각하는 공정을 과도하게 행하여 제거함으로써 형성하거나, 상기 절연장벽층을 식각종료점으로 하여 식각하고, 상기 절연장벽층은 상기 제1 절연층을 식각종료점으로 하여 식각한다.
상기 금속 배선은, 패턴홀을 갖는 제2 절연층까지 형성되어 있는 결과물 기판 전면에 금속 배선물질을 증착한 후, 상기 제2 절연층의 표면이 노출될 때 까지 상기 금속 배선물질을 식각하는 공정으로 형성한다. 이때, 상기 식각은 화학 물리적 폴리슁(CMP) 방식을 이용하여 행한다.
따라서, 본 발명에 의하면, 제1 절연층과 제2 절연층의 두께를 적절하게 맞추지 않아도 신뢰도 높은 다층 배선을 구현할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예에 의한 다층 배선 형성방법을 더욱 상세하게 설명하고자 한다.
도 4 내지 도 8은 다마신 방식을 이용하여 다층 배선을 형성하는 본 발명의 일 실시예에 의한 방법을 공정순서별로 설명하기 위해 도시한 단면도들이다.
먼저, 도 4는 제1 절연층(34)에 홀(36)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 반도체 기판(30) 상에 제1 금속장벽층(32)을 형성하는 단계와, 상기 제1 금속장벽층(32) 상에 제1 절연층(34)를 형성하는 단계와, 상기 제1 절연층(34) 상에, 예컨대 비아홀(via hole)이나 콘택홀(contact hole)과 같은 홀을 형성하기 위한 감광막 패턴(미도시)을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하고, 상기 제1 절연층(34)을 식각대상물로 하며, 상기 제1 금속장벽층(32)을 식각종료점으로 한 이방성식각을 행하여 홀(36)을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 홀(36)이 형성되어 있는 결과물 기판 전면에 제2 금속장벽층(38)을 형성하는 단계로 진행한다.
이때, 상기 제1 금속장벽층(32)은, 예컨대 티타늄 나이트라이드(TiN)과 같은 장벽 물질로 형성하고, 상기 제2 금속장벽층(38)은, 예컨대 티타늄(Ti)과 티타늄 타이트라이드(TiN)를 적층한 장벽 물질로 형성한다.
도 5는 금속 마개(40)를 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 제2 금속장벽층(38)까지 형성되어 있는 결과물 기판 전면에 상기 홀(36)을 완전히 채우도록 금속 홀물질을 증착하는 단계와, 상기 제1 절연층(34)의 표면이 노출될 때 까지 상기 금속 홀물질 및 그 하부에 형성되어 있는 제2 금속장벽층을, 예컨대 화학 물리적 폴리슁(CMP) 방식으로 식각함으로써 마개모양의 상기 금속 마개(40)을 형성하는 단계로 진행한다.
이때, 상기 금속 홀물질로는 홀은 채우는 특성이 우수한 금속 물질, 예컨대 텅스텐(W)과 같은 물질을 사용한다. 그러나, 구리(Cu)와 같은 물질을 상기 금속 홀물질로 사용할 수도 있다.
도 6은 패턴홀(46)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 금속 마개(40)까지 형성되어 있는 결과물 기판 전면에, 예컨대 실리콘 나이트라이드(Si3N4)와 같은 절연물질을 도포하여 절연장벽층(42)을 형성하는 단계와, 상기 절연장벽층(42) 상에 제2 절연층(44)을 형성하는 단계와, 상기 제2 절연층(44) 상에 최종적으로 형성하고자 하는 금속 배선과 대응하는 형상의 감광막 패턴(미도시)을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하고, 상기 제2 절연층(44)을 식각대상물로 한 이방성식각을 행하여 상기 제2 절연층(44) 내에 패턴홀(46)을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계로 진행한다.
이때, 상기 패턴홀(46)은 적어도 상기 홀(36)을 포함하며, 최종적으로 형성하고자 하는 금속 배선과 대응하는 형상이다.
도 7은 상기 패턴홀(46)이 형성되어 있는 제2 절연층(44)을 식각마스크로 하고 상기 제1 절연층(34)을 식각종료점으로 한 이방성식각으로 노출되어 있는 절연장벽층(42)을 제거하여 제1 절연층(34)은 부분적으로 노출하고, 금속 마개(40)는 완전히 노출한 후의 단면도이다.
본 발명의 일 실시예에서는, 도 6 및 도 7의 공정을 별도로 행하였으나, 본 발명의 다른 실시예로 이 두 공정을 한번에 행할 수도 있다. 즉, 절연장벽층을 식각종료점으로 하여 제2 절연층을 식각할 때, 과도식각을 행하여 그 하부의 절연장벽층도 동시에 제거한다.
도 8은 금속 배선(48)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 패턴홀(도 7의 46)까지 형성되어 있는 결과물 기판 전면에 상기 패턴홀을 완전히 채우도록 금속 배선물질을 증착하는 단계와, 상기 제2 절연층(44)의 표면이 노출될 때 까지 상기 금속 배선물질을, 예컨대 화학 물리적 폴리슁(CMP) 방식으로 식각함으로써 상기 패턴홀(도 7의 46)을 완전히 채우는 모양의 금속 배선(48)을 형성하는 단계로 진행한다.
이때, 상기 금속 배선물질로는 전도성이 우수한 금속 물질, 예컨대 알루미늄(Al)과 같은 물질을 사용한다. 그러나, 구리(Cu)와 같은 물질을 상기 금속 배선물질로 사용할 수도 있다.
본 발명의 일 실시예에서는 상기 제1 금속장벽층(32)을 티타늄 나이트라이드로 형성하고, 상기 제2 금속장벽층(38)을 티타늄과 티타늄 나이트라이드를 적층한 물질층으로 형성하며, 상기 절연장벽층(42)은 실리콘 나이트라이드로 형성하였으나, 본 발명의 권리범위는 이러한 물질에 의해 한정되지 않으며, 제1 및 제2 금속장벽층으로는 전도 특성을 가지며 금속 마개(40)의 접촉 특성을 향상시킬 수 있는 다른 물질로 대체가능하며, 절연장벽층으로는 절연 특성을 가지며 상기 제2 절연층과 식각선택비가 좋은 다른 물질로 대체 가능하다. 또한, 금속 마개(40) 및 금속 배선(48)을 형성하는 물질 또한 언급한 물질로만 제한되지 않으며, 금속 마개(40)의 경우, 홀 매립 특성이 우수하며 전도성이 좋은 다른 금속 물질로 대체 가능하고, 금속 배선(48)의 경우, 전도성이 우수한 다른 배선 물질로 대체 가능하다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 반도체 소자의 다층 배선 형성방법은, 홀을 채운 상태에서 다마신 방법을 이용하여 금속 배선을 형성함으로써 제1 절연층과 제2 절연층의 두께를 적절하게 맞추지 않아도 신뢰도 높은 다층 배선을 구현할 수 있다.

Claims (12)

  1. 반도체 기판 상에 홀을 갖는 제1 절연층을 형성하는 단계;
    상기 홀을 금속 홀물질로 채워 금속 마개를 형성하는 단계;
    결과물 기판 상에 상기 금속 마개와 제1 절연층을 부분적으로 노출시키는 금속 배선을 위한 패턴홀을 갖는 제2 절연층을 형성하는 단계; 및
    상기 패턴홀을 금속 배선물질로 채워 상기 금속 마개와 연결되는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  2. 제1항에 있어서,
    상기 금속 마개는 텅스텐(W) 및 구리(Cu)로 이루어진 금속 물질 군에서 선택된 어느 하나로 형성하고, 상기 금속 배선은 알루미늄(Al) 및 구리(Cu)로 이루어진 금속 물질 군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  3. 반도체 기판 상에 제1 금속장벽층을 형성하는 단계;
    상기 제1 금속장벽층 상에 홀을 갖는 제1 절연층을 형성하는 단계;
    결과물 기판 전면에 제2 금속장벽층을 형성하는 단계;
    상기 홀을 금속 홀물질로 채워 금속 마개를 형성하는 단계;
    결과물 기판 전면에 절연장벽층을 형성하는 단계;
    상기 절연장벽층 상에, 상기 제1 절연층 및 금속 마개를 노출시키는 금속 배선을 위한 패턴홀을 갖는 제2 절연층을 형성하는 단계;
    상기 패턴홀을 금속 배선물질로 채워 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  4. 제3항에 있어서,
    상기 제1 금속장벽층은 티타늄 나이트라이드(TiN)로 형성하고, 상기 제2 금속장벽층은 티타늄(Ti)과 티타늄 타이트라이드(TiN)를 적층하여 형성하며, 상기 절연장벽층은 실리콘 나이트라이드로 형성하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  5. 제3항에 있어서,
    상기 금속 마개는 텅스텐(W) 및 구리(Cu)로 이루어진 금속 물질 군에서 선택된 어느 하나로 형성하고, 상기 금속 배선은 알루미늄(Al) 및 구리(Cu)로 이루어진 금속 물질 군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  6. 제3항에 있어서,
    상기 금속 마개는, 제2 금속장벽층까지 형성되어 있는 결과물 기판 전면에 금속 홀물질을 증착한 후, 상기 제1 절연층의 표면이 노출될 때 까지 상기 금속 홀물질 및 그 하부에 형성되어 있는 제2 금속장벽층을 식각하는 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  7. 제6항에 있어서,
    상기 식각은 화학 물리적 폴리슁(CMP) 방식을 이용하여 행하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  8. 제3항에 있어서,
    상기 패턴홀은 제2 절연층 상에 상기 패턴홀과 대응하는 모양의 패턴홀을 갖는 감광막 패턴을 형성한 후, 이 감광막 패턴을 마스크로 하여 제2 절연층을 이방성식각하고, 이후, 제거된 상기 제2 절연층 하부에 형성되어 있는 절연장벽층을 제거하는 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  9. 제8항에 있어서,
    상기 제2 절연층은 상기 절연장벽층을 식각종료점으로 하여 식각하고, 상기 절연장벽층은 상기 제2 절연층을 식각하는 공정을 과도하게 행하여 제거하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  10. 제8항에 있어서,
    상기 제2 절연층은 상기 절연장벽층을 식각종료점으로 하여 식각하고, 상기 절연장벽층은 상기 제1 절연층을 식각종료점으로 하여 식각하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  11. 제3항에 있어서,
    상기 금속 배선은, 패턴홀을 갖는 제2 절연층까지 형성되어 있는 결과물 기판 전면에 금속 배선물질을 증착한 후, 상기 제2 절연층의 표면이 노출될 때 까지 상기 금속 배선물질을 식각하는 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
  12. 제11항에 있어서,
    상기 식각은 화학 물리적 폴리슁(CMP) 방식을 이용하여 행하는 것을 특징으로 하는 반도체 소자의 다층 배선 형성방법.
KR1019980032508A 1998-08-11 1998-08-11 반도체소자의 다층 배선 형성방법 KR20000013571A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032508A KR20000013571A (ko) 1998-08-11 1998-08-11 반도체소자의 다층 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032508A KR20000013571A (ko) 1998-08-11 1998-08-11 반도체소자의 다층 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20000013571A true KR20000013571A (ko) 2000-03-06

Family

ID=19546904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032508A KR20000013571A (ko) 1998-08-11 1998-08-11 반도체소자의 다층 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20000013571A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001994A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100442147B1 (ko) * 2002-08-09 2004-07-27 동부전자 주식회사 이중 다마신 패턴 형성 방법
KR100470197B1 (ko) * 2002-09-10 2005-02-05 동부아남반도체 주식회사 금속배선 저항을 줄이는 다마신 방법
KR100758886B1 (ko) * 2001-04-27 2007-09-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR100790293B1 (ko) * 2002-10-09 2007-12-31 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100883041B1 (ko) * 2002-11-08 2009-02-09 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758886B1 (ko) * 2001-04-27 2007-09-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20040001994A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100442147B1 (ko) * 2002-08-09 2004-07-27 동부전자 주식회사 이중 다마신 패턴 형성 방법
KR100470197B1 (ko) * 2002-09-10 2005-02-05 동부아남반도체 주식회사 금속배선 저항을 줄이는 다마신 방법
KR100790293B1 (ko) * 2002-10-09 2007-12-31 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100883041B1 (ko) * 2002-11-08 2009-02-09 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR20000013571A (ko) 반도체소자의 다층 배선 형성방법
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR20010065145A (ko) 반도체 소자의 금속배선 형성방법
KR100524907B1 (ko) 반도체장치의 금속배선 형성방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100688761B1 (ko) 반도체의 금속배선 형성방법
KR100480591B1 (ko) 다마신 공정에 의해 평탄화된 다층 배선 구조를 갖는 반도체장치의 제조방법
JPH05206294A (ja) 集積回路用相互接続
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100414951B1 (ko) 반도체소자의플러그형성방법
KR100414732B1 (ko) 금속배선 형성 방법
KR20010066380A (ko) 다층 배선을 갖는 반도체장치의 제조방법
KR20040001459A (ko) 하드마스크를 이용한 비아홀 형성방법
KR20070039345A (ko) 반도체 소자의 제조방법 및 이에 의한 반도체 소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination