KR20010008843A - 반도체소자의 절연막 평탄화방법 - Google Patents

반도체소자의 절연막 평탄화방법 Download PDF

Info

Publication number
KR20010008843A
KR20010008843A KR1019990026872A KR19990026872A KR20010008843A KR 20010008843 A KR20010008843 A KR 20010008843A KR 1019990026872 A KR1019990026872 A KR 1019990026872A KR 19990026872 A KR19990026872 A KR 19990026872A KR 20010008843 A KR20010008843 A KR 20010008843A
Authority
KR
South Korea
Prior art keywords
insulating film
pattern
insulation layer
semiconductor wafer
semiconductor device
Prior art date
Application number
KR1019990026872A
Other languages
English (en)
Other versions
KR100311495B1 (ko
Inventor
장창국
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990026872A priority Critical patent/KR100311495B1/ko
Publication of KR20010008843A publication Critical patent/KR20010008843A/ko
Application granted granted Critical
Publication of KR100311495B1 publication Critical patent/KR100311495B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

집적도가 다른 하부패턴을 갖는 반도체웨이퍼 상에 동일한 두께를 갖도록 절연막을 평탄화시킬 수 있는 반도체소자의 절연막 평탄화방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 절연막 평탄화방법은 집적도가 높은 제 1 패턴부와 집적도가 낮은 제 2 패턴부를 구비한 반도체웨이퍼에 있어서, 상기 제 1, 제 2 패턴부를 포함한 반도체웨이퍼상에 절연막을 차례로 증착하는 단계, 상기 절연막의 굴곡진 부분 양측에 감광성패턴 마스크를 형성하는 단계, 상기 감광성패턴 마스크를 이용해서 상기 절연막의 굴곡진 부분을 식각하는 단계, 상기 감광성패턴 마스크를 제거하는 단계, 동일 압력으로 절연막을 화학적 기계적 연마하여 절연막을 평탄화시키는 단계를 통하여 진행됨을 특징으로 한다.

Description

반도체소자의 절연막 평탄화방법{METHOD FOR FLATING INSULATING LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자에 대한 것으로, 특히 웨이퍼 전면에 걸쳐서 평탄성이 높은 절연막을 형성하기 위한 반도체소자의 절연막 평탄화방법에 대한 것이다.
반도체 웨이퍼상에 패턴의 집적도가 높은 패턴과 집적도가 낮은 패턴을 각각 형성한 후에 상부에 절연막을 증착한 후 평탄화할 때 각 패턴의 집적도의 차이로 인해서 절연막의 높이의 차이가 발생하는데, 이와 같이 집적도가 다른 하부 패턴을 갖는 반도체웨이퍼 상에서 절연막의 평탄성을 높이기에 알맞은 방법이 요구되고 있다.
종래 반도체 소자의 절연막 평탄화방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도이다.
종래 반도체소자의 절연막 평탄화방법은 도 1a에 도시한 바와 같이 반도체웨이퍼(1)상에 집적도가 높은 제 1 패턴(2a)들과 집적도가 낮은 제 2 패턴(2b)을 형성한다. 이후에 상기 제 1, 제 2 패턴(2a,2b)을 포함한 반도체웨이퍼(1)전면에 제 1 절연막(3)을 증착하고, 제 1 절연막(3) 전면에 제 2, 제 3 절연막(4,5)을 연속으로 증착한다. 이때 상기 제 2, 제 3 절연막(4,5)은 제 1, 제 2 패턴(2a,2b) 상부에서는 굴곡을 갖고 형성된다.
이후에 화학적 기계적 연마장치로 제 3 절연막(5)을 연마해서 평탄하게 한다.
이때 집적도가 높은 제 1 패턴(2a) 상부의 제 3 절연막(5)의 굴곡진 부분에서의 압력은 패턴별로 분산되어 상대적으로 적은데 비해서, 집적도가 낮은 제 2 패턴(2b) 상부의 제 3 절연막(4,5)의 굴곡진 부분에서의 압력은 패턴 상부에 집중된다.
따라서 도 1b에서와 같이 집적도가 높은 제 1 패턴(2a) 상부의 제 2, 제 3 절연막(4,5)의 두께(t1)가 집적도가 낮은 제 2 패턴(2b) 상부의 제 2, 제 3 절연막(4,5)의 두께(t2) 보다 두껍다.
상기와 같은 종래 반도체소자의 절연막 평탄화방법은 다음과 같은 문제가 있다.
하지 패턴의 집적도가 높은 부분과 집적도가 낮은 부분상에 형성된 절연막 간에 높이차가 발생하여서 전체적인 절연막의 평탄성을 이루기가 어렵다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 집적도가 다른 하부패턴을 갖는 반도체웨이퍼 상에 동일한 두께를 갖도록 절연막을 평탄화시킬 수 있는 반도체소자의 절연막 평탄화방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1b는 종래 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 실리콘웨이퍼 32a : 제 1 패턴
32b : 제 2 패턴 33 : 제 1 절연막
34 : 제 2 절연막 35 : 제 3 절연막
36 : 감광막
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 절연막 평탄화방법은 집적도가 높은 제 1 패턴부와 집적도가 낮은 제 2 패턴부를 구비한 반도체웨이퍼에 있어서, 상기 제 1, 제 2 패턴부를 포함한 반도체웨이퍼상에 절연막을 차례로 증착하는 단계, 상기 절연막의 굴곡진 부분 양측에 감광성패턴 마스크를 형성하는 단계, 상기 감광성패턴 마스크를 이용해서 상기 절연막의 굴곡진 부분을 식각하는 단계, 상기 감광성패턴 마스크를 제거하는 단계, 동일 압력으로 절연막을 화학적 기계적 연마하여 절연막을 평탄화시키는 단계를 통하여 진행됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 절연막 평탄화방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명 반도체소자의 절연막 평탄화방법을 나타낸 공정단면도이다.
본 발명 반도체소자의 절연막 평탄화방법은 도 2a에 도시한 바와 같이 반도체웨이퍼(31)상에 집적도가 높은 제 1 패턴(32a)들과 집적도가 낮은 제 2 패턴(32b)을 형성한다. 이후에 상기 제 1, 제 2 패턴(32a,32b)을 포함한 반도체웨이퍼(31)전면에 제 1 절연막(33)을 증착하고, 제 1 절연막(33) 전면에 제 2, 제 3 절연막(34,35)을 연속으로 증착한다. 이때 상기 제 2, 제 3 절연막(34,35)은 제 1, 제 2 패턴(32a,32b) 상부에서는 굴곡을 갖고 형성된다.
이후에 상기 전면에 감광막(36)을 도포한 후에 상기 제 2, 제 3 절연막(34,35)의 굴곡진 부분을 제외한 부분에만 남도록 노광 및 현상공정으로 감광막(36)을 선택적으로 패터닝한다.
다음에 도 2b에 도시한 바와 같이 상기 패터닝된 감광막(36)을 마스크로 제 3 절연막(35)의 굴곡진 부분을 반도체 식각장비로 제거하여 제 3 절연막(35)의 표면을 평탄화시킨다.
이때 굴곡진 부분을 제거하는 이유는 압력을 크게 받는 부분을 미리 제거하여서 차후에 화학적 기계적 연마장치로 절연막을 연마할 때 하부 패턴의 집적도에 무관하게 반도체웨이퍼에 동일한 압력을 가하기 위해서 입니다.
이때 제 1, 제 2 패턴(32a,32b)의 집적도가 다르기 때문에 제 1 패턴(32a) 상부의 제 3 절연막(35)이 제 2 패턴(32b) 상부의 제 3 절연막(35)보다 더 높게 형성되어 단차가 발생한다. 이후에 감광막(36)을 제거한다.
그리고 도 2c에 도시한 바와 같이 제 1, 제 2 패턴(32a,32b) 상부에 동일한 압력으로 화학적·기계적 연마장비로 원하는 두께로 제 3 절연막(35)을 연마한다.
상기에서 연마시에 가해지는 압력이 동일하므로 연마 속도가 같아지게 되고, 이에 따라서 도 2d에서와 같이 집적도가 다른 제 1, 제 2 패턴(32a,32b) 상부에 남은 제 2, 제 3 절연막(34,35)의 두께(H1,H2)가 동일한 평탄한 절연막을 형성할 수 있다.
상기와 같은 본 발명 반도체소자의 절연막 평탄화방법은 다음과 같은 효과가 있다.
반도체웨이퍼의 하부 패턴의 집적도에 무관하게 반도체웨이퍼 전체에 걸쳐서 평탄한 절연막을 형성할 수 있다.

Claims (2)

  1. 집적도가 높은 제 1 패턴부와 집적도가 낮은 제 2 패턴부를 구비한 반도체웨이퍼에 있어서,
    상기 제 1, 제 2 패턴부를 포함한 반도체웨이퍼상에 절연막을 차례로 증착하는 단계,
    상기 절연막의 굴곡진 부분 양측에 감광성패턴 마스크를 형성하는 단계,
    상기 감광성패턴 마스크를 이용해서 상기 절연막의 굴곡진 부분을 식각하는 단계,
    상기 감광성패턴 마스크를 제거하는 단계,
    동일 압력으로 절연막을 화학적 기계적 연마하여 절연막을 평탄화시키는 단계를 통하여 진행됨을 특징으로 하는 반도체소자의 절연막 평탄화방법.
  2. 제 1 항에 있어서, 상기 절연막은 한 층 이상 형성할 수 있음을 특징으로 하는 반도체소자의 절연막 평탄화방법.
KR1019990026872A 1999-07-05 1999-07-05 반도체소자의 절연막 평탄화방법 KR100311495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990026872A KR100311495B1 (ko) 1999-07-05 1999-07-05 반도체소자의 절연막 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026872A KR100311495B1 (ko) 1999-07-05 1999-07-05 반도체소자의 절연막 평탄화방법

Publications (2)

Publication Number Publication Date
KR20010008843A true KR20010008843A (ko) 2001-02-05
KR100311495B1 KR100311495B1 (ko) 2001-10-18

Family

ID=19599380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026872A KR100311495B1 (ko) 1999-07-05 1999-07-05 반도체소자의 절연막 평탄화방법

Country Status (1)

Country Link
KR (1) KR100311495B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688759B1 (ko) * 2002-12-30 2007-02-28 동부일렉트로닉스 주식회사 층간 절연막 평탄화 방법
US7205568B2 (en) 2003-02-14 2007-04-17 Canon Kabushiki Kaisha Solid state image pickup apparatus and radiation image pickup apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330284A (ja) * 1995-06-02 1996-12-13 Sony Corp 絶縁膜の平坦化方法
JPH09106987A (ja) * 1995-10-11 1997-04-22 Nippon Steel Corp 半導体装置の製造方法
KR970023630A (ko) * 1995-10-14 1997-05-30 김광호 반도체 소자 제조방법
KR970072311A (ko) * 1996-04-01 1997-11-07 김광호 반도체 장치의 평탄화 방법
KR100457340B1 (ko) * 1997-09-30 2005-01-17 삼성전자주식회사 반도체 소자 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688759B1 (ko) * 2002-12-30 2007-02-28 동부일렉트로닉스 주식회사 층간 절연막 평탄화 방법
US7205568B2 (en) 2003-02-14 2007-04-17 Canon Kabushiki Kaisha Solid state image pickup apparatus and radiation image pickup apparatus

Also Published As

Publication number Publication date
KR100311495B1 (ko) 2001-10-18

Similar Documents

Publication Publication Date Title
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
KR100311495B1 (ko) 반도체소자의 절연막 평탄화방법
US6387808B1 (en) Method of correcting topographical effects on a micro-electronic substrate
US6833232B2 (en) Micro-pattern forming method for semiconductor device
KR100216500B1 (ko) 반도체 소자의 평탄화 방법
KR100449319B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2550601B2 (ja) 半導体装置の製造方法
US6960411B2 (en) Mask with extended mask clear-out window and method of dummy exposure using the same
JPH05182885A (ja) 半導体装置の製造方法
KR100742961B1 (ko) 반도체 소자의 평탄화 방법
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR0179000B1 (ko) 반도체 장치의 평탄화방법
JP2001023981A (ja) 半導体装置の製造方法
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
JP2001332621A (ja) 半導体装置及びその製造方法
KR100312647B1 (ko) 반도체 소자의 평탄화방법
KR20040054340A (ko) 반도체 소자의 제조 방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100701674B1 (ko) 반도체 소자의 제조방법
KR100281147B1 (ko) 콘택홀 형성방법
KR20040005081A (ko) 반도체 소자의 소자분리막 형성 방법
KR20040055351A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee