KR0144227B1 - 반도체 소자의 콘택 형성 방법 - Google Patents
반도체 소자의 콘택 형성 방법Info
- Publication number
- KR0144227B1 KR0144227B1 KR1019950004444A KR19950004444A KR0144227B1 KR 0144227 B1 KR0144227 B1 KR 0144227B1 KR 1019950004444 A KR1019950004444 A KR 1019950004444A KR 19950004444 A KR19950004444 A KR 19950004444A KR 0144227 B1 KR0144227 B1 KR 0144227B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- metal thin
- oxide film
- thin film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 콘택 형성 방법에 관한 것이다. 현재의 식각 공정 기술과 장비 자체의 기술적 한계에 기인하여 고집적도를 요구하는 반도체 소자의 미세 패턴을 형성하기에 현실적으로 불가능하였다. 따라서, 본 발명의 방법은 보다 미세한 콘택홀 또는 비아홀을 형성하기 위하여, 반도체기판 또는 도전층의 상부에 막질의 특성이 상이한 두가지 이상의 산화막을 차례로 형성하는 단계; 제 1 감광막 패턴을 이용하여 상기 산화막중 최상부 산화막의 일정 부분만을 식각한 후 상기 제 1 감광막 패턴을 제거하는 단계; 상기 최상부 산화막의 식각된 부분이 매립되도록 상기 최상부 산화막의 전면에 상기 두가지 이상의 산화막보다 식각률이 낮은 막을 형성 하는 단계; 상기 최상부 산화막의 높이 이상의 상기 식각률이 낮은 막을 이방성 식각하는 단게; 제 2 감광막 패턴을 이용하여 상기 최상부 산화막과 상기 식각률이 낮은 막의 일부를 노출시키는 단계; 그 노출된 산화막을 건식식각하여 콘택홀 또는 비아홀을 형성하는 단계; 상기 콘택홀 또는 비아홀을 매립하도록 금속박막을 형성하는 단계; 사진식각 공정에 의해 상기 금속박막을 식각하여 금속배선을 형성하는 단계로 이루어져 있다.
Description
제 1 도(a) 내지 (f)는 본 발명의 일실시예에 따른 콘택 형성 공정을 순차적으로 나타낸 요부단면도.
제 2 도(a) 내지 (e)는 본 발명의 다른 실시예에 따른 콘택 형성 공정을 순차적으로 나타낸 요부단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2,3,6 : 산화막
4 : 제 1 감광막 패턴 5 : 질화막
7 : 제 2 감광막 패턴 8 : 금속박막
9 : 금속배선 H,H' : 콘택홀
본 발명은 기존의 최소 선폭의 감광막 패턴을 이용하고 식각률의 차이를 이용함으로써 미세한 크기의 콘택홀 또는 비아홀을 형성할 수 있는 반도체 소자의 콘택 형성 방법에 관한 것이다.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 또하 패턴의 칫수도 고정밀화가 요구되고 있다.
일반적으로, 반도체 소자의 제조에 있어 패턴은 감광성 중합체 패턴을 마스크로 하여 하층 박막을 식각하는 리소그래피 공정을 이용하여 콘택홀 내지는 비아홀을 형성한다. 이러한 종래의 감광막 패턴은 고집적도를 요구하는 반도체 소자의 미세 패턴을 형성하기에 현실적으로 불가능하였다.
따라서, 본 발명의 목적은 상기한 바와 같은 문제점을 해결하기 위하여 기존의 최소 선폭의 감광막 패턴을 이용하고 식각률의 차이를 이용함으로써 미세한 크기의 콘택홀 또는 비아홀을 형성할 수 있는 반도체 소자의 콘택 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 반도체기판 또는 도전층의 상부에 막질의 특성이 상이한 두가지 이상의 산화막을 차례로 형성하는 단계; 제 1 감광막 패턴을 이용하여 상기 산화막중 최상부 산화막의 일정 부분만을 식각한 후 상기 제 1 감광막 패턴을 제거하는 단계; 상기 최상부 산화막의 식각된 부분이 매립되도록 상기 최상부 산화막의 전면에 상기 두가지 이상의 산화막보다 식각률이 낮은 막을 형성하는 단계; 상기최상부 산화막의 상부에 형성된 식각률이 낮은 막을 이방성 식각하는 단계; 제 2 감광막 패턴을 이용하여 상기 최상부 산화막과 상기 식각률이 낮은 막의 일부를 노출시키는 단계; 그 노출된 산화막을 건식식각하여 콘택홀 또는 비아홀을 형성하는 단계; 상기 콘택홀 또는 비아홀을 매립하도록 금속박막을 형성하는 단계; 사진식각 공정에 의해 상기 금속박막을 식각하여 금속배선을 형성하는 단계로 이루어짐을 특징으로 한다.
또한, 본 발명은 상기 최상부 산화막의 상부에 형성된 식각률이 낮은막을 이방성 식각하는 단계 이후, 상기 최상부 산화막의 상부에 상기 산화막들과 식각률이 상이한 산화막을 형성하는 단계를 부가적으로 포함함을 특징으로 한다.
또한, 본 발명은 상기 산화막보다 식각률이 낮은 막은 질화막, 질산화막, 또는 금속박막임을 특징으로 한다.
게다가, 본 발명은 상기 제 2 감광막 패턴은 제 1 감광막 패턴과 동일 하거나 작은 최소선폭을 가짐을 특징으로 한다.
또한, 본 발명은 상기 콘택홀 또는 비아홀의 내부를 금속박막으로 완전히 매립하도록, 금속박막을 형성한 후 선택적으로 성장시킴을 특징으로 한다.
또한, 본 발명은 상기 콘택홀 또는 비아홀을 매립하도록 형성되는 금속박막은 텅스텐, 구리, 알루미늄, 또는 알루미늄 합금과 같은 전류전도 가능한 금속 물질임을 특징으로 한다.
또한, 본 발명은 상기 콘택홀 또는 비아홀을 매립하도록 금속박막을 형성하는 단계이후, 그 금속박막의 최상부의 높이 보다 높은 산화막의 전체 또는 일부를 제거시키고 그의 상부에 금속박막을 형성하는 단계를 부가적으로 포하함을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로하여 설명하면 다음과 같다:
제 1 도(a) 내지 (f)는 본 발명의 일실시예에 따른 콘택 형성 공정을 순차적으로 나타낸 요부단면도이다.
우선, 제 1 도(a)에 도시된 바와 같이, 반도체기판(1)의 상부에 일정두께의 산화막(2)을 형성한다. 그런다음, 그 산화막(2)과 막질의 특성이 상기한 산화막(3)을 그 산화막(2)의 상부에 형성한다. 이때, 본 발명에서 사용하는 산화막(3)이 각각의 층에서 상이한 막질 특성을 나타낼 수 있도록 하기 위하여는 각각의 산화막 제조시 사용하는 장비, 온도조건 또는 가스의 종류등과 같은 변수를 조절함으로써 가능해진다. 또한, 이때 사용하는 산화막은 두가지 이상을 사용할 수 있다. 이어서, 상기 상이한 막질 특성을 가진 산화막중 최상부의 산화막(3) 상부에 일반적인 사진식각공정에 따라 감광막을 도포하고 노광하여 기존의 최소 선폭을 가지는 감광막 패턴(4)을 형성한 후, 상기 최상부의 산화막(3)의 일부만을 식각한다. 그런다음, 상기 산화막(3) 상부의 감광막 패턴(4)을 제거하고, 제 1 도(b)에 도시된 바와 같이 상기 최상부의 산화막(3)의 식각된 부분이 완전히 매립되도록 질화막(5)을 형성한다. 이때, 상기 최상부의 산화막(3)의 식각된 부분에 매립하는 질화막(5)은 상기 막질 특성이 상이한 두가지 이상의 산화막(2,3)의 식각률보다 식각률이 현저히 낮은 막이며, 상기 질화막(5) 이외에도 질산화막 또는 금속박막(8)을 사용할 수 있다. 이어서, 상기 산화막(3)의 최상부 이상의 높이에 존재하는 질화막(5)을 이방성식각한 후, 제 1 도(c)에 도시된 바와 같이, 사진식각 공정에 의하여 제 2 감광막 패턴(7)을 도포하고 노광하여 상기 최상부의 산화막(3)과 상기 식각률이 낮은 질화막(5)의 일부를 노출시킨다. 이때 사용한 제 2 감광막 패턴(7)은 상기 산화막(3)의 상부에 도포된 제 1 감광막 패턴(4)과 동일하거나 작은 최소 선폭을 가진다.
그런다음, 건식식각공정을 실시함으로써 제 1 도(d)에 도시된 바와 같이, 일정 부분이 노출된 상기 산화막(3)과 그의 하부에 있느 산화막(2)을 식각하여 콘택홀(H)을 형성한다. 상기 제 2 감광막 패턴(7)을 완전히 제거한 다음에 콘택홀(H)의 내부를 금속박막(8)으로 완전히 매립하도록, 선택적 금속박막형성공정에 의해 금속박막(8)을 형성한 후 성장시킨다. 이에 대하여는 제 1 도(e)에 도시되어 있다. 그런다음, 상기 콘택홀(H) 내부를 매립하고 있는 금속박막(8)으 최상부의 높이 보다 높은 산화막(3)은 통상의 화학기계적 연마법에 의해 전체 또는 일부를 제거한다. 이후 ,제 1 도(f)에 도시되어 있는 바와 같이, 금속박막(8)을 증착한 후 사진식각 공정을 실시하여 금속배선(9)을 형성한다. 이때, 상기 금속박막은 텅스텐, 구리, 알루미늄, 또는 알루미늄 합금등과 같은 전류전도가능한 금속 물질을 사용할 수 있다.
제 2 도(a) 내지 (e)는 본 발명의 다른 실시예에 따른 콘택 형성 공정을 순차적으로 나타낸 요부단면도이다.
우선, 제 2 도(a)에 도시된 바와 같이, 반도체기판(1)의 상부에 막질의 특성이 상이한 두가지 이상의 산화막(2,3)을 차례로 형성한 다음, 사진식각 공정에 의하여 상기 산화막(3)중 최상부의 산화막(3)에 감광막을 도포하고 노광하여 제 1 감광막 패턴(4) 형성하고, 상기 최상부의 산화막(3)의 일부분을 식각한 후, 그 제 1 감광막 패턴(4)을 제거하다. 그런다음, 제 2 도 (b)에 도시된 바와 같이, 그 최상부의 산화막(3)의 식각된 부분이 완전히 매립되도록 질화막(5)을 형성한다. 이때, 질화막(5)이외에 상기 두가지 이상의 산화막(2,3)의 식각률보다 현저히 낮은 것을 사용할 수 있으며, 질산화막 또는 금속박막을 형성할 수 있다. 이후, 상기 최상부의 산화막(3)의 식각 정지층으로 하여 상기 질화막(5)을 이방성식각한다.
이어서, 제 2 도(c)에 도시된 바와 같이 상기 최상부의 산화막(3) 상부에 이와 막질 특성이 상이한 산화막(6)을 형성하여 줌으로써 후속 콘택홀형성을 위한 건식식각 공정에 의한 질화막(5)의 식각 손실을 방지하여 준다. 사진식각 공정을 실시하여 상기 산화막(6)의 상부에 감광막을 도포하고 노광하여 제 2 감광막 패턴(7)을 형성한다. 이때 사용한 제 2 감광막 패턴(7)은 상기 제 1 감광막 패턴과 동일하거나 작은 최소 선폭의 것을 사용할 수 있다. 그런다음, 제 2 도(d)에 도시된 바와 같이, 건식식각공정을 실시하여 상기 산화막(6)의 일정 부분과 그의 하부에 있는 산화막(2,3)을 식각하여 반도체기판(1)이 노출되때까지 식각함으로써 콘택홀(H')을 형성한다. 여기서, 상기 건식식각공정에 의해 식각되는 상기 산화막(6)과 그 하부의 상기 산화막(2,3)의 식각률은 상기 산화막(6) 하부의 상기 질화막(5)의 식각률에 비하여 훨씬 높으므로, 이러한 식각률의 차이를 이용하여 콘택홀을 형성할 수가 있다. 이렇게하여 형성된 콘택홀(H')의 내부를 금속박막(8)으로 완전히 매립하도록, 선택적 금속박막형성공정에 의해 금속박막(8)을 형성한 후 성장시킨다. 그런다음, 상기 콘택홀(H) 내부를 매립하고 있는 금속박막(8)의 최상부의 높이 보다 높은 산화막(6)은 화학기계적 연마법에 의해 전체 또는 일부를 제거한다. 그런다음, 상기 구조물의 상부에 금속박막을 형성하고 사진 식각공정에 의해 금속배선(9)을 형성한다. 이에 대한 도면이 제 2(e)에 도시되어 있다. 상기 금속박막은 텅스텐, 구리, 알루미늄, 또는 알루미늄 합금등과 같은 전류전도가능한 금속 물질을 사용할 수 있다.
상기 본 발명의 미세 콘택 형성 방법은 반도체 소자의 콘택홀 이외에도 비아홀 형성시 동일하게 적용할 수 있다.
이상, 본 발명의 방법에 따른 미세 콘택 형성 방법은 반도체기판 또는 도전층의 상부에 형성되는 산화막, 질화막, 금속박막, 또는 기타의 박막의 식각률의 차이를 이용하고, 기존의 최소 선폭의 감광막 패턴을 이용함으로써 초고집적 반도체 소자의 제조시 매우 콘택홀 또는 비아홀을 형성할 수 있다.
Claims (7)
- 반도체기판 또는 도전층의 상부에 막질이 특성이 상이한 두가지 이상의 산화막을 차례로 형성하는 단계; 제 1 감광막 패턴을 이용하여 상기 산화막중 최상부 산화막의 일정 부분만을 식각한 후 상기 제 1 감광막 패턴을 제거하는 단계; 상기 최상부 산화막의 식각된 부분이 매립되도록 상기 최상부 산화막의 전면에 상기 두가지 이상의 산화막보다 식각률이 낮은 막을 형성하는 단계; 상기 최상부 산화막의 높이 이상의 상기 식각률이 낮은 막을 이방성 식각하는 단계; 제 2 감광막 패턴을 이용하여 상기 최상부 산화막과 상기 식각률이 낮은 막의 일부를 노출시키는 단계; 그 노출된 산화막을 건식식각하여 콘택홀 또는 비아홀을 형성하는 단계; 상기 콘택홀 또는 비아홀을 매립하도록 금속박막을 형성하는 단계; 사진식각 공정에 의해 상기 금속박막을 식각하여 금속배선을 형성하는 단계로 이루어짐을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서, 상기 최상부 산화막의 상부에 형성된 식각률이 낮은 막을 이방성 식각하는 단계 이후, 상기 최상부 산화막의 상부에 상기 산화막들과 식각률이 상이한 산화막을 형성하는 단계를 부가적으로 포함함을 특징으로 하는 반도체기판의 콘택 형성 방법.
- 제 1항 또는 제 2항에 있어서, 상기 두가지 이상의 산화막보다 식각률이 낮은 막은 질화막, 질산화막, 또는 금속박막임을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서, 상기 제 2 감광막 패턴은 제 1 감광막 패턴과 동일하거나 작은 최소 선폭을 가짐을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서, 상기 콘택홀 또는 비아홀 매립하도록, 금속박막을 형성하는 단계는 상기 콘택홀 또는 비아홀의 내부에 금속박막을 형성한 후 선택적으로 성장시킴을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 5항에 있어서, 상기 콘택홀 또는 비아홀을 매립하도록 형성하는 금속박막은 텅스텐, 구리, 알루미늄, 또는 알루미늄 합금과 같은 같은 전류전도 가능한 금속 물질임을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서, 상기 콘택홀 또는 비아홀을 매립하도록 금속박막을 형성하는 단계이후, 그 금속박막의 최상부 높이 보다 높은 산화막의 전체 또는 일부를 화학기계적 연마방법으로 제거시키고 그의 상부에 금속박막을 형성하는 단계를 부가적으로 포함함을 특징으로 하는 반도체 소자의 콘택 형성 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004444A KR0144227B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 콘택 형성 방법 |
| TW085102620A TW295716B (en) | 1995-03-04 | 1996-03-04 | Methods for forming a contact in a semiconductor device |
| CN96104047A CN1072839C (zh) | 1995-03-04 | 1996-03-04 | 形成半导体器件中金属间绝缘层的方法 |
| CN96104049A CN1079578C (zh) | 1995-03-04 | 1996-03-04 | 半导体器件中接触的形成方法 |
| US08/610,718 US5648298A (en) | 1995-03-04 | 1996-03-04 | Methods for forming a contact in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004444A KR0144227B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035798A KR960035798A (ko) | 1996-10-28 |
| KR0144227B1 true KR0144227B1 (ko) | 1998-08-17 |
Family
ID=19409228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004444A KR0144227B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 콘택 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR0144227B1 (ko) |
| CN (1) | CN1072839C (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03175632A (ja) * | 1989-12-04 | 1991-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0680657B2 (ja) * | 1989-12-27 | 1994-10-12 | 株式会社半導体プロセス研究所 | 半導体装置の製造方法 |
-
1995
- 1995-03-04 KR KR1019950004444A patent/KR0144227B1/ko not_active IP Right Cessation
-
1996
- 1996-03-04 CN CN96104047A patent/CN1072839C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035798A (ko) | 1996-10-28 |
| CN1072839C (zh) | 2001-10-10 |
| CN1141502A (zh) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| EP0558260A1 (en) | Method for formation of contact vias in integrated circuits | |
| KR19980080906A (ko) | 반도체 장치내의 금속화 방법 | |
| KR0144227B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| CA2006175C (en) | Method of forming patterned silicone rubber layer | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| KR100449319B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR0137979B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100763759B1 (ko) | 반도체 소자의 전력금속선 연결 방법 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| KR100197124B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR0122508B1 (ko) | 미세콘택홀 형성방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |