JPH03175632A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH03175632A
JPH03175632A JP31586489A JP31586489A JPH03175632A JP H03175632 A JPH03175632 A JP H03175632A JP 31586489 A JP31586489 A JP 31586489A JP 31586489 A JP31586489 A JP 31586489A JP H03175632 A JPH03175632 A JP H03175632A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
film
gas
protecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31586489A
Other languages
English (en)
Inventor
Akimasa Fujiki
謙昌 藤木
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31586489A priority Critical patent/JPH03175632A/ja
Publication of JPH03175632A publication Critical patent/JPH03175632A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に半導体装置の保護絶
縁膜の性能向上を図ったものである。
〔従来の技術〕
半導体装置は通常、半導体基板上に素子が形成された後
、素子が水分、応力等の外部環境により変化を起こさな
いように素子表面部に保護絶縁膜が被覆されており、さ
らに樹脂封止やセラミック・パッケージされて使用され
る。
第3図は、このような従来の樹脂封止型の半導体装置の
構造を示す断面図である0図において、1は素子が形成
された半導体チップ(以下、単にチップと称す)、2は
チップl上に被覆された保護絶縁膜、3はチップ1が載
置されるグイパッド部3aと外部回路を接続するための
リード部3bからなるリードフレーム、4はチップ1の
電極とリード部3bを接続するボンディングワイヤ、5
はチップlを封止し保護するための樹脂封止材である。
この半導体装置のチップ1の構造について、従来のDy
n5ic Randon+ Access Memor
y  (以下、DRAMと称す)を例として説明する。
第4図は従来のDRAMチップ1の要部及びメモリーセ
ル部の断面構造を示す図である。なお、このメモリーセ
ルは1つのM OS (Metal−Oxide−5e
miconductor )  トランジスタと1つの
キャパシタにより構成されており、P型シリコン基板l
Oの主面上部にn型拡散層であるソース11.ドレイン
12が形成され、これらの間にあるP型シリコン基板1
0の上部には、ゲート酸化膜13を介して多結晶シリコ
ンよりなるゲート電極14が形成されてnチャネル型M
OSトランジスタをt(I或している。そして、このゲ
ート電極14はワード線として働いている。また、上記
ソース11となるn型拡散層は図示右側にのびて、その
上部にはゲート酸化膜13を介して多結晶シリコンより
なるプレート15が形成されてMOSキャパシタを11
!している。そして、このMOS)ランジスタとキャパ
シタの両側にはフィールド酸化膜16が形成されて、他
のメモリーセルと素子分離している。ゲート電極14お
よびプレート15の上には下層の層間膜17が被覆され
、その上部には多結晶シリコンよりなるビット線18が
コンタクトホール19を介してドレイン12と接続され
ている。
さらにビット線18の上には上層の層間膜20を介して
アルミニウム膜21(以下A1膜と称す)が形成され、
その上に保護!!!縁膜2が被覆されている。この保護
絶縁膜2としては、350〜450°C程度の処理温度
でフォスフイン(PHs)とシラン(SiH4)と酸素
(OX )の混合ガスを反応ガスとして形成されるPh
osph−Silicate−Glass膜(以下PS
G膜と称す)、300〜400°C程度の処理温度でシ
ラン(SiH4)と亜酸化窒素(N20)の混合ガスあ
るいはシラン(Si■14)と酸素(02)の混合ガス
を反応ガスとして熱CVD法やプラズマCVD法で形成
されるシリコン酸化膜、300〜450°C程度の処理
温度でシラン(SiH4)とアンモニア(NH3)の混
合ガスあるいはシラン(SiH4)と窒素(N 2の混
合ガスを反応ガスとしてプラズマCVD法で形成される
シリコン窒化膜などが用いられる。このように構成され
たチップは所定の処理が施されグイパッド部3aに載置
され、ボンディングワイヤ4が接続されて、リード3b
の所定領域にわた) り樹脂封止材5により封止され、半導体装置が完成する
〔発明が解決しようとする課題〕
従来の半導体装置及びその製造方法は以上のように構成
されており、通常、素子表面に保護絶縁膜2が被覆され
ているが、高集積化、微細化につれて保護絶縁膜2にも
さらに高耐湿性、高信頼性が要求されてきている。
第5図を用いて詳述すると、同図は第4図に示す保護絶
縁膜2の堆積部分のA部の拡大図で、例えば保護絶縁膜
2として熱CVD法によりPSG膜あるいはシリコン酸
化膜を堆積した場合、保護絶縁膜2は膜自体に引張応力
を有することになる。
この場合、膜を堆積した際に膜のステップ力バレッヂが
悪く、層段差底部30に応力の集中しやすい鋭角な形状
や平面状部に膜厚の厚い部分31が生じると、膜自体の
有する引張応力により30゜31のような部位にクラッ
ク32a、32bが発生してしまう。そして、このクラ
ック32は保護絶縁膜2の耐湿性、信頼性を大きく低下
させてしまう要因となる。
また、保護絶縁膜2としてプラズマCVD法によりシリ
コン酸化膜あるいはシリコン窒化膜を堆積した場合、保
ii!絶縁膜2には膜自体に圧縮応力を有することにな
る。この場合には、膜のステップ力バレッヂが悪くても
クラック32a、32bは発生しにくいが、前記したよ
うにチップ1を樹脂封止材5で封止した場合に、樹脂封
止材5の硬化時応力によるクラックが発生してしまう。
ここで樹脂封止材5の応力によりクラックが発生した時
の様子を第6図を用いて説明する。同図aは、第4図と
同様の樹脂封止された半導体装置の断面図である。また
同図すは、同図aに示すB部分の拡大図である。図に示
すように樹脂封止材の収縮応力40はチップの中心方向
に働く。そのため、図aのB部分のようなチップの外周
部では図すに示す様な応力の方向となり、配線の角部分
41でこの応力を受けてしまうため、樹脂封止材の応力
によるクランク42が発生し、さらに応力が大きい場合
には、アルミスライド43とよばれるAl配線21の変
形を生じ、半導体装置の電気特性を劣化させてしまう。
上述のような保護絶縁膜のクラック32a、32bや樹
脂封止材の応力によるクラック42、アルミスライド4
3は、半導体装置の微細化、高機能化により配線形状、
構造が複雑になる程顕著に発生し、信頼性上大きな問題
である。
上述したような保護絶縁膜のもつ欠点を解消する方法と
して、「プラズマCVD法により、300〜450 ”
Cの温度で有機シラン、例えばTEOS (Tetra
 ethyl oltho 5ilicate  iテ
トラエトキシシラン; S i  (OCz Hs )
 a )と酸素(02を反応ガスとして堆積するシリコ
ン酸化膜(以下、プラズマTEO3酸化膜と称す)」や
、「熱CVD法により、300〜450°Cの温度で有
機シラン、例えばTEOS (S i (QC,H,)
、)とオゾン(0,) を反応ガスとして堆積するシリ
コン酸化膜(以下、オゾンTEO3酸化膜と称す〉など
のように、有機シランを反応ガスとして用いることによ
り化学気相反応の際に基板表面反応の) 」 割合を大きくして、従来のシラン(SiH,)を用いた
場合に比べ、ステップガバレッヂに優れたシリコン酸化
膜を用いようという試みがある。
しかしながら、前者のプラズマTEO3酸化膜51(第
7図b)は従来のシラン(SiH4)を用いたシリコン
酸化膜50(第7図a)に比べればステップカバレッヂ
は良好であるものの、プラズマCVD法を用いているた
めにプラズマ中での気相反応の割合が比較的大きく配線
間隔の狭い部分では空洞52を生じてしまうことになる
また、後者のオゾンTEO3酸化11g53(第7図C
〉は、基板表面での化学気相反応(この場合、表面縮合
化反応)の割合が大きく、非常に良好なステップカバレ
ッヂであるが、膜自身が引張応力を有するため、膜厚が
大きくなるとクランク54が発生しやすいという問題点
がある。
この発明は上記のような問題点を解消するためになされ
たもので、耐クラツク性に優れ、かつアルミスライド耐
性も良好な保護絶縁膜を有する半導体装置を得ることを
目的とする。
〔課題を解決するための手段〕 この発明に係る半導体装置及びその製造方法は、保護絶
縁膜の全てあるいは一部を、有機シランと酸素を主成分
とするガスにオゾンガスを添加したガスを用いて、プラ
ズマCVD法で堆積したシリコン酸化膜としたものであ
る。
〔作用〕
この発明においては、保護絶縁膜として、有機シランと
酸素を反応ガスとするプラズマCVD法において、オゾ
ンガスを添加することにより、基板表面での気相反応(
表面縮合化反応)の割合を多くできるので、耐クラック
性、ステップカバレッヂともに優れたシリコン酸化膜を
形成することができ、配線段差部分を平坦性よく被覆す
ることができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例による半導体装置の断面構
造を示す図で、図において、第4図と同−符号は同一ま
たは相当部分を示し、60は保護絶縁膜である。
また第2図は、第1図の保護絶縁Il!60の堆積部分
のC部の拡大図である。すなわち、保護絶縁膜60は有
機シラン、例えばTEOS (S i  (OCz H
s ) a )と酸素(Oりを反応ガスとしたプラズマ
CVD法で、オゾン(0,)ガスを添加しながら300
〜450″Cの温度で、所定膜厚に形成される。
このように本実施例では、シリコン酸化膜を、rブラズ
7CVD法ニヨリ、300〜450°Cの温度で有機シ
ラン、例えばTEOS (S i  (QC!HS)a
)と酸素(02〉を反応ガスとして堆積するシリコン酸
化膜(プラズマTEO3酸化膜)Jにおいて、反応ガス
としてオゾン(0,)を添加して形成するようにしたの
で、基板表面での気相反応(表面縮合化反応)の割合が
多くなり、プラズマTEO3酸化膜では不十分であった
ステップカバレッヂを良好なものとすることができる。
すなわち、オゾン(0,)ガスを添加することで、クラ
ック耐性に優れ、かつステップ力バレッヂも良好となる
ため平坦性が向上し、アルミスライド耐性にも優れた保
護絶縁膜60を得ることができる。
なお、上記実施例では、TE01 (S i  (OC
zHi、)と酸素(Oりを反応ガスとするプラズマCV
D法で、オゾン(Ol)ガスを添加しながら形成するシ
リコン酸化膜のみで保護絶縁膜60のすべてを形成する
場合について述べたが、さらに耐湿性・モールドの応力
に対する機械的強度を向上させる目的で堆積した保護絶
8!膜と他の絶縁膜、例えば1シラン(SiH4)とア
ンモニア(NH3)を反応ガスとして、プラズマCVD
法で形成するシリコン窒化膜」を組み合わせてもよい。
また、上記実施例では、有機シランの一例としてTE0
1 (S +  (OCz Hs )a )を用いた場
合を示したが、他の有機シラン、例えばテトライソプロ
ポキシシラン(Si (OC3H? )a )や、テト
ラメトキシシラン(St  (OCH3)a )、DA
DBS (ジ・ターシャリブトキシ・ジ・アセトキシシ
ラン:  (tca H90x )z S i  (0
0CCH1)g)などを用いても同様の効果を奏する。
また、上記実施例では有機シランと酸素にオゾンを添加
して保護絶縁膜を形成する場合について述べたが、さら
に膜の耐クラツク性を向上させる目的で、リンCP)や
ボロン(B)等をシリコン酸化膜中にドーピングする手
段として、TMP(リン酸トリメチルエステル: PO
(OCz H5)31やTMB (ボロンエチラート:
 B (OC21−15) x )等を添加してもよい
また、上記実施例では配線21の材料がアル≧ニウムの
場合について述べたが、配線21の材料はこれに限るも
のではなく、例えば、タングステン(W)、チタン(T
i)、モリブデン(Mo)等の高融点金属やこれらのシ
リサイド配vA(WSi、、TiSi、、MoSi、)
あるいは多結晶シリコン配線の場合であってもよく、上
記と同様の効果を奏する。
〔発明の効果〕
以上のようにこの発明に係る半導体装置及びその製造方
法によれば、有機シランと酸素を反応ガスとするプラズ
マCVD法において、オゾンガスを添加しながらシリコ
ン酸化膜を形成するようにしたので、保護絶縁膜を配線
断差部で平坦性良く厚く堆積することができ、保護絶縁
膜の機械的強度が向上し、アル壽スライド耐性にすぐれ
、またクラック耐性にもすぐれたものとなり、この結果
、半導体装置の耐湿性・信頼性を向上させることができ
る効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による半導体装置の断面構
造を示す図。第2図は第1図のC部を拡大図、第3図は
従来の半導体装置の断面構造を示す図、第4図は従来の
DRAMチップの要部及び、メモリーセル部の断面構造
を示す図、第5図ないし第7図は従来の保護絶縁膜形成
方法の問題点を説明するための図である。 図において、10はP型シリコン基板、11はソース、
12はドレイン、13はゲート酸化膜、14はゲート電
極(ワード線)、15はプレート、16はフィールド酸
化膜、17は下層の眉間膜、18はビット線、19はコ
ンタクトホール、20は上層の層間膜、21はアルミニ
ウム配線、60は保護絶縁膜である。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置において、 保護絶縁膜の全てあるいは一部が、有機シランと酸素を
    主成分とするガスにオゾンガスを添加したガスを用い、
    プラズマCVD法で堆積したシリコン酸化膜であること
    を特徴とする半導体装置。
  2. (2)保護絶縁膜を有する半導体装置の製造方法におい
    て、 有機シランと酸素とを主成分とするガスにオゾンガスを
    添加したガスを用い、プラズマCVD法でシリコン酸化
    膜を堆積する工程を含むことを特徴とする半導体装置の
    製造方法。
JP31586489A 1989-12-04 1989-12-04 半導体装置およびその製造方法 Pending JPH03175632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31586489A JPH03175632A (ja) 1989-12-04 1989-12-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31586489A JPH03175632A (ja) 1989-12-04 1989-12-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH03175632A true JPH03175632A (ja) 1991-07-30

Family

ID=18070512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31586489A Pending JPH03175632A (ja) 1989-12-04 1989-12-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03175632A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302555A (en) * 1991-06-10 1994-04-12 At&T Bell Laboratories Anisotropic deposition of dielectrics
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
CN1072839C (zh) * 1995-03-04 2001-10-10 现代电子产业株式会社 形成半导体器件中金属间绝缘层的方法
WO2006134883A1 (ja) 2005-06-13 2006-12-21 Matsushita Electric Industrial Co., Ltd. コンテンツタグ付け支援装置およびコンテンツタグ付け支援方法
JP2007053173A (ja) * 2005-08-16 2007-03-01 Kobe Steel Ltd 電子部品用銅系基材、電子部品及びシリコン酸化物薄膜の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01212442A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd 気相成長方法
JPH01217927A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd 気相成長法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01212442A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd 気相成長方法
JPH01217927A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd 気相成長法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302555A (en) * 1991-06-10 1994-04-12 At&T Bell Laboratories Anisotropic deposition of dielectrics
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
CN1072839C (zh) * 1995-03-04 2001-10-10 现代电子产业株式会社 形成半导体器件中金属间绝缘层的方法
WO2006134883A1 (ja) 2005-06-13 2006-12-21 Matsushita Electric Industrial Co., Ltd. コンテンツタグ付け支援装置およびコンテンツタグ付け支援方法
JP2007053173A (ja) * 2005-08-16 2007-03-01 Kobe Steel Ltd 電子部品用銅系基材、電子部品及びシリコン酸化物薄膜の形成方法

Similar Documents

Publication Publication Date Title
KR940008373B1 (ko) 반도체 장치의 제조방법
US5319247A (en) Semiconductor device having an interlayer insulating film of high crack resistance
CN1244140C (zh) 在半导体基板上形成电介质薄膜的方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JP3305901B2 (ja) 半導体装置の製造方法
JPH03203351A (ja) 半導体装置及びその製造方法
US5874356A (en) Method for forming zig-zag bordered openings in semiconductor structures
JPH03175632A (ja) 半導体装置およびその製造方法
JP3231645B2 (ja) 半導体装置およびその製造方法
JPH03133131A (ja) 半導体装置
JP2668043B2 (ja) 保護絶縁膜を有する半導体装置,その製造方法およびその製造装置
JPH06267935A (ja) 半導体装置の製造方法
JPH118234A (ja) 半導体装置
US6764942B2 (en) Re-oxidation process of semiconductor device
JP2700351B2 (ja) 半導体装置およびその製造方法
JPH09129625A (ja) 半導体素子の層間絶縁膜形成方法
JPH01239940A (ja) 半導体装置
JPH0529312A (ja) 半導体装置
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
JPH0828356B2 (ja) 半導体装置の製造方法
KR910004056B1 (ko) 반도체 장치의 금속배선 제조방법
JPS62183185A (ja) 半導体集積回路装置
JPH0467632A (ja) 半導体装置の多層配線の形成方法
KR20020061384A (ko) 반도체장치의 패시베이션층 형성방법
JPH0669361A (ja) 半導体装置とその製造方法