JPH0828356B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0828356B2 JPH0828356B2 JP62263171A JP26317187A JPH0828356B2 JP H0828356 B2 JPH0828356 B2 JP H0828356B2 JP 62263171 A JP62263171 A JP 62263171A JP 26317187 A JP26317187 A JP 26317187A JP H0828356 B2 JPH0828356 B2 JP H0828356B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- insulating film
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICのゲート電極と金属配線，金属配線間を
絶縁する層間絶縁膜や最終の保護絶縁膜を有する半導体
装置に関する。
絶縁する層間絶縁膜や最終の保護絶縁膜を有する半導体
装置に関する。
従来半導体装置の、例えばアルミニウムやその合金等
を用いた金属配線の層間絶縁膜，絶縁保護膜、及びその
製造方法に関しては、多く提案，改良が加えられ、例え
ば実開昭59-18428号の様に、ステップカバレージの向上
や常圧CVD（気相成長）酸化膜のストレス緩和の為、減
圧CVD酸化膜と常圧CVD酸化膜の多層構造としたものが有
り、これは400〜430℃,0.1〜0.2torrの減圧下で気相成
長させたPSG膜と、おなじ温度の常圧下で気相成長したP
SG膜を各々3000〜6000Å積層されている。
を用いた金属配線の層間絶縁膜，絶縁保護膜、及びその
製造方法に関しては、多く提案，改良が加えられ、例え
ば実開昭59-18428号の様に、ステップカバレージの向上
や常圧CVD（気相成長）酸化膜のストレス緩和の為、減
圧CVD酸化膜と常圧CVD酸化膜の多層構造としたものが有
り、これは400〜430℃,0.1〜0.2torrの減圧下で気相成
長させたPSG膜と、おなじ温度の常圧下で気相成長したP
SG膜を各々3000〜6000Å積層されている。
この他に、第４図に示す如く保護絶縁膜として、スト
レスを緩和するためアルミニウム金属配線113の上に300
0〜6000Åの減圧CVD酸化膜120を堆積し、更に耐湿性の
良いプラズマCVD窒化膜116を約1.0μｍ程度積層した構
造が用いられている。101は半導体素子が作り込まれた
シリコン基板、105は第１のフィールド酸化膜で112は第
２のフィールド酸化膜である。
レスを緩和するためアルミニウム金属配線113の上に300
0〜6000Åの減圧CVD酸化膜120を堆積し、更に耐湿性の
良いプラズマCVD窒化膜116を約1.0μｍ程度積層した構
造が用いられている。101は半導体素子が作り込まれた
シリコン基板、105は第１のフィールド酸化膜で112は第
２のフィールド酸化膜である。
しかしながら、いずれの従来技術では、ICが微細化さ
れ金属配線のアスペクト比（厚み／間隔）が1.0に近づ
くと熱CVD酸化膜のオーバーハングで配線間隔が埋まら
なくなり、ボイド121が形成されカバレージ，断線やコ
ンタミネーション等信頼性の問題が多い。又、熱CVD酸
化膜は、従来温度が400℃前後だとモノシラン，酸素系
ガスにフォスフィン等のドーパントガスが用いられ、成
長速度が80〜150Å／分程度と遅く、成長中にアルミニ
ウム等金属配線のヒルロック成長が大きく、層間耐圧低
下等の問題を来たしている。一方特にプラズマCVD窒化
膜を用いるものは、そのストレスからくる金属配線のマ
イグレーションを防ぐ為に、下地の熱CVD酸化膜を厚く
する必要があるが、逆にボイドを助長する結果となる。
本発明はかかる問題点を解決するもので、電気特性，信
頼性の改善と縮小化を図ることを目的としたものであ
る。
れ金属配線のアスペクト比（厚み／間隔）が1.0に近づ
くと熱CVD酸化膜のオーバーハングで配線間隔が埋まら
なくなり、ボイド121が形成されカバレージ，断線やコ
ンタミネーション等信頼性の問題が多い。又、熱CVD酸
化膜は、従来温度が400℃前後だとモノシラン，酸素系
ガスにフォスフィン等のドーパントガスが用いられ、成
長速度が80〜150Å／分程度と遅く、成長中にアルミニ
ウム等金属配線のヒルロック成長が大きく、層間耐圧低
下等の問題を来たしている。一方特にプラズマCVD窒化
膜を用いるものは、そのストレスからくる金属配線のマ
イグレーションを防ぐ為に、下地の熱CVD酸化膜を厚く
する必要があるが、逆にボイドを助長する結果となる。
本発明はかかる問題点を解決するもので、電気特性，信
頼性の改善と縮小化を図ることを目的としたものであ
る。
本発明の半導体装置の製造方法は、半導体基板上方に
0.8〜1.0μｍの配線間隔を有する複数の配線層を形成す
る工程、前記配線層上に有機シランと酸素とを反応させ
プラズマ成長によりシリコン酸化膜を形成する工程、前
記シリコン酸化膜上にプラズマCVD法によりシリコン窒
化膜を形成する工程を有することを特徴とする。また前
記配線層は0.8〜1.0μｍの膜厚を有することを特徴とす
る。
0.8〜1.0μｍの配線間隔を有する複数の配線層を形成す
る工程、前記配線層上に有機シランと酸素とを反応させ
プラズマ成長によりシリコン酸化膜を形成する工程、前
記シリコン酸化膜上にプラズマCVD法によりシリコン窒
化膜を形成する工程を有することを特徴とする。また前
記配線層は0.8〜1.0μｍの膜厚を有することを特徴とす
る。
更に前記有機シランは〔Si(C2H5O)4〕で示される化合
物を含むことを特徴とする 〔実施例〕 第１図は本発明の半導体装置の一実施例について説明
する為の概略断面図であり、SiゲートCMOSICの絶縁保護
膜に適用した場合を示している。比抵抗５〜15ΩcmのＮ
型シリコン基板101に、Ｎウエル102,Pウエル103と、チ
ャネルストッパー104及び選択酸化による第１のフィー
ルド酸化膜105が形成されている。チャンネル部は、ゲ
ート酸化膜106と多結晶シリコンによるゲート電極107
と、ゲート電極107と第１のフィールド酸化膜105をマス
クにしてリンが２×1012cm-2程度イオン注入されたNch
のソース，ドレイン低濃度不純物領域107,108、又ソー
ス，ドレインの高濃度不純物領域109,110には、ゲート
電極107,フィールド酸化膜105とCVDによるシリコン酸化
膜側壁111をマスクにヒ素が約５×1015cm-2でイオン注
入されたLDD構造となっている。Pch側のトランジスタも
ソース，ドレイン領域には各々にBF2をイオン注入したL
DD構造とした。これに第２のフィールド酸化膜112を気
相成長しコンタクトホールを開孔してあり、Siを１％程
度含んだアルミニウムで厚みが0.8〜1.0μm,最小間隔が
0.8〜1.2μｍの金属配線113を施してある。
物を含むことを特徴とする 〔実施例〕 第１図は本発明の半導体装置の一実施例について説明
する為の概略断面図であり、SiゲートCMOSICの絶縁保護
膜に適用した場合を示している。比抵抗５〜15ΩcmのＮ
型シリコン基板101に、Ｎウエル102,Pウエル103と、チ
ャネルストッパー104及び選択酸化による第１のフィー
ルド酸化膜105が形成されている。チャンネル部は、ゲ
ート酸化膜106と多結晶シリコンによるゲート電極107
と、ゲート電極107と第１のフィールド酸化膜105をマス
クにしてリンが２×1012cm-2程度イオン注入されたNch
のソース，ドレイン低濃度不純物領域107,108、又ソー
ス，ドレインの高濃度不純物領域109,110には、ゲート
電極107,フィールド酸化膜105とCVDによるシリコン酸化
膜側壁111をマスクにヒ素が約５×1015cm-2でイオン注
入されたLDD構造となっている。Pch側のトランジスタも
ソース，ドレイン領域には各々にBF2をイオン注入したL
DD構造とした。これに第２のフィールド酸化膜112を気
相成長しコンタクトホールを開孔してあり、Siを１％程
度含んだアルミニウムで厚みが0.8〜1.0μm,最小間隔が
0.8〜1.2μｍの金属配線113を施してある。
この半導体装置の保護絶縁膜として、まず370〜380
℃,15torr以下の圧力でTEOS〔Si(C2H5O)4〕と酸素を反
応ガスとしたプラズマCVD酸化膜114を約4000Å成長させ
第１の保護絶縁膜とし、この上に80torr以上の圧力でTE
OSとオゾンを反応ガスとして、370℃の熱的CVD酸化膜11
5を約2000Å成長させ第２の保護絶縁膜とし、更にこの
上に、300〜350℃で0.3〜3.0torrの圧力下で、モノシラ
ンとアンモニアを反応ガスとしてプラズマCVD窒化膜116
を0.8〜1.0μｍ気相成長させ第３の保護絶縁膜とした。
この結果第２図の様にアルミニウム金属配線113の間は
保護絶縁膜で埋まってボイドは無くなり、耐湿等の信頼
性も向上した。又プラズマCVD窒化膜を3500Åと薄くし
たものでも、従来品より長期信頼性の向上が確認され、
更に該窒化膜を薄く出来ることによりストレスが緩和さ
れ金属配線自身のボイド，断線もなくなり耐マイグレー
ション効果も向上した。なおプラズマCVD窒化膜は、モ
ノシラン−窒素系ガスによるものでも適用出来、又第２
の保護絶縁膜には、シラノールをアルコール類に溶かし
た塗布シリコン酸化膜（SOG）や成長圧力が数torr〜常
圧で比較的回り込みの良い熱的CVD酸化膜なら応用が出
来る。
℃,15torr以下の圧力でTEOS〔Si(C2H5O)4〕と酸素を反
応ガスとしたプラズマCVD酸化膜114を約4000Å成長させ
第１の保護絶縁膜とし、この上に80torr以上の圧力でTE
OSとオゾンを反応ガスとして、370℃の熱的CVD酸化膜11
5を約2000Å成長させ第２の保護絶縁膜とし、更にこの
上に、300〜350℃で0.3〜3.0torrの圧力下で、モノシラ
ンとアンモニアを反応ガスとしてプラズマCVD窒化膜116
を0.8〜1.0μｍ気相成長させ第３の保護絶縁膜とした。
この結果第２図の様にアルミニウム金属配線113の間は
保護絶縁膜で埋まってボイドは無くなり、耐湿等の信頼
性も向上した。又プラズマCVD窒化膜を3500Åと薄くし
たものでも、従来品より長期信頼性の向上が確認され、
更に該窒化膜を薄く出来ることによりストレスが緩和さ
れ金属配線自身のボイド，断線もなくなり耐マイグレー
ション効果も向上した。なおプラズマCVD窒化膜は、モ
ノシラン−窒素系ガスによるものでも適用出来、又第２
の保護絶縁膜には、シラノールをアルコール類に溶かし
た塗布シリコン酸化膜（SOG）や成長圧力が数torr〜常
圧で比較的回り込みの良い熱的CVD酸化膜なら応用が出
来る。
次に、本発明の他の実施例として、金属−金属間の層
間絶縁膜に適用した場合で、第３図の様にシリコン基板
101上にCMOSICが作り込まれ、そのフィールド酸化膜10
5,112上にアルミニウム合金でなる厚み5000〜8000Å，
最小間隔約0.8μｍの第１の金属配線122が為され、この
上に層間絶縁膜として、第１の実施例で示した保護絶縁
膜と同じ成長条件で、まずプラズマCVD酸化膜114を3000
Å成長し第１の層間絶縁膜とし、次に熱的CVD酸化膜115
を3000Å成長して第２の層間絶縁膜とし、更にプラズマ
CVD窒化膜116を2000Å成長し第３の層間絶縁膜としてか
ら、スルーホールを開孔して、アルミニウム合金約1.0
μｍの厚みで第２の金属配線117がなされており、その
後保護絶縁膜をかけている。この結果、金属配線の間隔
には絶縁膜のボイドもなく、又金属配線自身のボイド，
クラックやヒルロックもほとんどなくなって、平坦性，
層間耐圧の向上やマイグレーション等の信頼性の向上が
図れた。又更に層間絶縁膜の上や中間にSOGを塗布し、
より平坦化を試みたが、従来のものでは、OH基やコンタ
ミネーションが後工程の保護絶縁膜を形成する際に、層
間絶縁膜のボイドや膜自身から通過してしまいフィール
ド酸化膜やゲート酸化膜近傍に入り込みMOSトランジス
タのフィールド反転耐圧やストレッショルド電圧を変動
させてしまうことが多かったが、本発明による構造で
は、電気特性の問題点はなくなった。
間絶縁膜に適用した場合で、第３図の様にシリコン基板
101上にCMOSICが作り込まれ、そのフィールド酸化膜10
5,112上にアルミニウム合金でなる厚み5000〜8000Å，
最小間隔約0.8μｍの第１の金属配線122が為され、この
上に層間絶縁膜として、第１の実施例で示した保護絶縁
膜と同じ成長条件で、まずプラズマCVD酸化膜114を3000
Å成長し第１の層間絶縁膜とし、次に熱的CVD酸化膜115
を3000Å成長して第２の層間絶縁膜とし、更にプラズマ
CVD窒化膜116を2000Å成長し第３の層間絶縁膜としてか
ら、スルーホールを開孔して、アルミニウム合金約1.0
μｍの厚みで第２の金属配線117がなされており、その
後保護絶縁膜をかけている。この結果、金属配線の間隔
には絶縁膜のボイドもなく、又金属配線自身のボイド，
クラックやヒルロックもほとんどなくなって、平坦性，
層間耐圧の向上やマイグレーション等の信頼性の向上が
図れた。又更に層間絶縁膜の上や中間にSOGを塗布し、
より平坦化を試みたが、従来のものでは、OH基やコンタ
ミネーションが後工程の保護絶縁膜を形成する際に、層
間絶縁膜のボイドや膜自身から通過してしまいフィール
ド酸化膜やゲート酸化膜近傍に入り込みMOSトランジス
タのフィールド反転耐圧やストレッショルド電圧を変動
させてしまうことが多かったが、本発明による構造で
は、電気特性の問題点はなくなった。
本発明は、MOS構造をもつICの層間絶縁膜や保護絶縁
膜に限らず、バイポーラやDMOS及びこれらを組み合わせ
たICにも適用出来、更に金属配線としては、アルミニウ
ムやその合金に限られず、配線が他金属，ケイ化物や半
導体物質との積層構造となったものや、平坦化，コンタ
クトバリヤーの為にチタン，タングステン，タンタル，
コバルト，モリブデン，プラチナ等の高融点金属やその
窒化物，ケイ化物あるいはこれらの合金をコンタクト部
に用いたものにも適用可能である。
膜に限らず、バイポーラやDMOS及びこれらを組み合わせ
たICにも適用出来、更に金属配線としては、アルミニウ
ムやその合金に限られず、配線が他金属，ケイ化物や半
導体物質との積層構造となったものや、平坦化，コンタ
クトバリヤーの為にチタン，タングステン，タンタル，
コバルト，モリブデン，プラチナ等の高融点金属やその
窒化物，ケイ化物あるいはこれらの合金をコンタクト部
に用いたものにも適用可能である。
以上の様に本発明によれば、MOSIC等の保護絶縁膜お
よび金属−金属間の層間絶縁膜をプラズマCVD酸化膜と
プラズマCVD窒化膜、及びこれらの間にプラズマ以外で
形成した酸化膜を挾んだ多層構造とし、微細化された配
線間隔に於ける絶縁膜のボイド，電気特性やストレスを
改善し、又金属配線自身のボイド，マイグレーションや
ヒルロック等を軽減させて平坦化，歩留り，信頼性の向
上がなされ、品質に係わる改善効果がある。又各絶縁膜
の薄膜化が可能でICのより微細化や金属配線の多層化も
容易になり、より集積化，多機能化に寄与出来るもので
ある。
よび金属−金属間の層間絶縁膜をプラズマCVD酸化膜と
プラズマCVD窒化膜、及びこれらの間にプラズマ以外で
形成した酸化膜を挾んだ多層構造とし、微細化された配
線間隔に於ける絶縁膜のボイド，電気特性やストレスを
改善し、又金属配線自身のボイド，マイグレーションや
ヒルロック等を軽減させて平坦化，歩留り，信頼性の向
上がなされ、品質に係わる改善効果がある。又各絶縁膜
の薄膜化が可能でICのより微細化や金属配線の多層化も
容易になり、より集積化，多機能化に寄与出来るもので
ある。
第１図，第２図及び第３図は、本発明による半導体装置
の実施例を示す概略断面図である。 第４図は、従来の半導体装置に係わる概略断面図であ
る。 101……シリコン基板 102……Ｎウエル 103……Ｐウエル 104……チャンネルストッパー 105……第１のフィールド酸化膜 106……ゲート酸化膜 107……ソース低濃度不純物領域 108……ドレイン低濃度不純物領域 109……ソース高濃度不純物領域 110……ドレイン高濃度不純物領域 111……側壁 112……第２のフィールド酸化膜 113……金属配線 114……プラズマCVD酸化膜 115……熱的CVD酸化膜 116……プラズマCVD窒化膜 117……第２の金属配線 120……減圧CVD酸化膜 121……ボイド 122……第１の金属配線
の実施例を示す概略断面図である。 第４図は、従来の半導体装置に係わる概略断面図であ
る。 101……シリコン基板 102……Ｎウエル 103……Ｐウエル 104……チャンネルストッパー 105……第１のフィールド酸化膜 106……ゲート酸化膜 107……ソース低濃度不純物領域 108……ドレイン低濃度不純物領域 109……ソース高濃度不純物領域 110……ドレイン高濃度不純物領域 111……側壁 112……第２のフィールド酸化膜 113……金属配線 114……プラズマCVD酸化膜 115……熱的CVD酸化膜 116……プラズマCVD窒化膜 117……第２の金属配線 120……減圧CVD酸化膜 121……ボイド 122……第１の金属配線
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768
Claims (3)
- 【請求項１】半導体基板上方に0.8〜1.0μｍの配線間隔
を有する複数の配線層を形成する工程、前記配線層上に
有機シランと酸素とを反応させプラズマ成長によりシリ
コン酸化膜を形成する工程、前記シリコン酸化膜上にプ
ラズマCVD法によりシリコン窒化膜を形成する工程を有
することを特徴とする半導体装置の製造方法。 - 【請求項２】前記配線層は0.8〜1.0μｍの膜厚を有する
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 - 【請求項３】前記有機シランは〔Si(C2H5O)4〕で示され
る化合物を含むことを特徴とする特許請求の範囲第１項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263171A JPH0828356B2 (ja) | 1987-10-19 | 1987-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263171A JPH0828356B2 (ja) | 1987-10-19 | 1987-10-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01105547A JPH01105547A (ja) | 1989-04-24 |
| JPH0828356B2 true JPH0828356B2 (ja) | 1996-03-21 |
Family
ID=17385764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62263171A Expired - Lifetime JPH0828356B2 (ja) | 1987-10-19 | 1987-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828356B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3083547B2 (ja) | 1990-07-12 | 2000-09-04 | 株式会社日立製作所 | 半導体集積回路装置 |
| KR100312377B1 (ko) * | 1995-06-28 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체소자의보호막제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122738A (ja) * | 1982-01-14 | 1983-07-21 | Toshiba Corp | 半導体装置 |
| JPS59110122A (ja) * | 1982-12-15 | 1984-06-26 | Nec Corp | 窒化膜を有する半導体集積回路装置 |
| EP0185787B1 (de) * | 1984-12-21 | 1988-08-10 | Deutsche ITT Industries GmbH | Plastikumhülltes Halbleiterbauelement |
| JPH0691075B2 (ja) * | 1985-06-17 | 1994-11-14 | 新日本無線株式会社 | 半導体装置 |
| JPS62132327A (ja) * | 1985-12-05 | 1987-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-10-19 JP JP62263171A patent/JPH0828356B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01105547A (ja) | 1989-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436805B1 (en) | Local interconnect structures and methods for making the same | |
| JP3413876B2 (ja) | 半導体装置 | |
| US20030127695A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH09219517A (ja) | 半導体装置及びその製造方法 | |
| JPH04330720A (ja) | Ｍｉｓ集積回路の活性層上に電気的接触を形成する方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH08111527A (ja) | 自己整合シリサイド領域を有する半導体デバイスの製造方法 | |
| JPH056866A (ja) | 半導体装置の製造方法 | |
| JPH0828356B2 (ja) | 半導体装置の製造方法 | |
| JP3337825B2 (ja) | 内部配線を有する半導体装置およびその製造方法 | |
| JPH0612819B2 (ja) | 半導体装置の製造方法 | |
| JP2000082803A (ja) | 半導体装置の製造方法 | |
| JPH0773127B2 (ja) | 半導体装置の製造方法 | |
| JPH0746698B2 (ja) | 半導体装置の製造方法 | |
| JPH03175632A (ja) | 半導体装置およびその製造方法 | |
| JPH061774B2 (ja) | 半導体装置 | |
| JPH01239940A (ja) | 半導体装置 | |
| JP3415462B2 (ja) | 半導体装置の製造方法 | |
| JPH06310458A (ja) | 半導体素子およびその製造方法 | |
| JP2600972B2 (ja) | 半導体装置の製造方法 | |
| JPH0466108B2 (ja) | ||
| JPH05251446A (ja) | 半導体装置及びその製造方法 | |
| JP2845991B2 (ja) | 半導体装置の製造方法 | |
| JP3022629B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080321 Year of fee payment: 12 |