KR100312377B1 - 반도체소자의보호막제조방법 - Google Patents

반도체소자의보호막제조방법 Download PDF

Info

Publication number
KR100312377B1
KR100312377B1 KR1019950017732A KR19950017732A KR100312377B1 KR 100312377 B1 KR100312377 B1 KR 100312377B1 KR 1019950017732 A KR1019950017732 A KR 1019950017732A KR 19950017732 A KR19950017732 A KR 19950017732A KR 100312377 B1 KR100312377 B1 KR 100312377B1
Authority
KR
South Korea
Prior art keywords
film
protective film
passivation layer
fluorine
layer
Prior art date
Application number
KR1019950017732A
Other languages
English (en)
Other versions
KR970003632A (ko
Inventor
신동선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950017732A priority Critical patent/KR100312377B1/ko
Publication of KR970003632A publication Critical patent/KR970003632A/ko
Application granted granted Critical
Publication of KR100312377B1 publication Critical patent/KR100312377B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 보호막 제조방법이 개시된다.
본 발명은 적어도 하나 이상의 막으로 이루어지는 반도체 소자의 보호막중 제 1 소자 보호막을 불소 함유 산화막으로 형성하고, 상기 제 1 소자 보호막상에 형성되는 소자 보호막을 실리콘 질화막 및 실리콘 산화 질화막으로 형성하여 반도체 소자의 보호막을 제조한다.
따라서, 본 발명은 소자 분리막에 보이드의 발생을 방지할 수 있어 소자를 보호하는 역할을 충분히 수행할 수 있으며, 보이드로 인한 문제점을 해결하므로 인하여 소자의 수율을 향상시킬 수 있다.

Description

반도체 소자의 보호막 제조방법
본 발명은 반도체 소자의 보호막(passivation) 제조방법에 관한 것으로, 특히 소자 보호막으로 층덮힘이 우수한 불소 함유 산화막을 이용하여 보호막의 특성을 개선할 수 있는 반도체 소자의 보호막 제조방법에 관한 것이다.
반도체 소자가 고집적화 되어감에 따라 금속배선의 선폭 및 금속배선간의 간격이 좁아지게 되고, 저항에 의한 응답속도의 저하를 방지하기 위해 두께가 증가됨에 따라 금속배선의 단차비(aspect ratio)는 커지게 된다. 금속배선의 단차비가 증가되므로 인하여 금속배선 사이에 보이드(void)가 발생될 가능성이 증가되고, 이러한 보이드는 후속 포토리소그라피 공정시 포토레지스트의 터짐현상을 유발시키게 된다. 또한, 소자 제조를 완료한 후 열처리 시험공정시에도 보이드 내의 기체가 팽창되어 보호막의 부풀음이나 터짐현상이 발생되므로 소자의 수율을 저하시키게 된다.
제 1 도는 종래의 방법으로 소자 보호막을 형성했을 경우 발생되는 문제점을 설명하기 위해 도시한 소자의 단면도이다.
소정의 소자 제조공정을 거친 웨이퍼(1)상에 소자를 전기적으로 절연 및 보호하는 절연막(2)을 형성하고, 절연막(2)상에 소자간을 전기적으로 연결하기 위한 다수의 금속배선(3)을 형성하고, 이후 소자 보호막(4)을 다수의 금속배선(3)을 포함한 절연막(2)상에 형성한다.
소자 보호막(4)은 단층 또는 다층으로 이루어지는데, 소자가 고집적화 되어감에 따라 소자 보호막(4)은 통상 2층 구조로 형성하고 있다.
2층 구조의 소자 보호막(4)은 다수의 금속배선(3)을 포함한 절연막(2)상에 플라즈마를 이용한 화학기상증착법으로 실리콘 산화막 또는 PSG막을 증착하여 제 1 소자 보호막(4A)을 형성하고, 제 1 소자 보호막(4A)상에 실리콘 질화막 또는 실리콘 산화 질화막을 증착하여 제 2 소자 보호막(4B)을 형성하여 이루어진다.
실리콘 산화막 또는 PSG막을 증착하여 형성되는 제 1 소자 보호막(4A)은 층덮힘이 특성상 금속배선(3)상단부위가 먼저 두꺼워지므로 금속배선(3)의 간격이 좁고 단차비가 클 경우 금속배선(3)간에 단면이 항아리 모양이 되는 공간을 이루게 되고, 이러한 상태로 제 2 소자 보호막(4B)을 형성할 경우 항아리 모양내에 보이드(5)가 발생된다. 보이드(5)의 발생을 억제하기 위하여 보호막의 두께를 낮추면 외부의 수분이나 알카리 이온의 침투를 방지하는 효과가 저하되어 소자의 성능을 현격히 저하시키게 되므로 두께를 감소하는데 한계가 있다.
소자 보호막(4)막 형성후 금속 패드를 형성하기 위한 포토리소그라피 공정으로 패드영역(A)이 개방된 포토레지스트 패턴(6)을 보호막(4)상에 형성한다. 그런데, 포토리소그라피 공정중 현상공정전에 포토레지스트를 경화시키기 위한 하드 베이크(hard bake)공정시 보이드(5)내의 기체가 팽창되면서 보이드(5)상부쪽의 포토레지스트를 파열시키게되고, 이로인하여 패드영역(A)을 개방시키기 위한 현상공정시 파열된 부분에 원치않는 개방부(B)가 생기게 되는 문제가 발생한다. 또한, 소자 제조를 완료한 후 열처리 시험공정시에도 보이드(5)내의 기체가 팽창되어 보호막의 부풀음이나 터짐현상이 발생되므로 소자의 수율을 저하시키게 된다.
따라서, 본 발명은 소자 보호막으로 층덮힘이 우수한 불소 함유 산화막을 이용하여 상기한 문제를 해결하므로써, 소자의 수율을 증대시킬 수 있는 반도체 소자의 보호막 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 보호막 제조방법은 적어도 하나 이상의 막으로 이루어지는 반도체 소자의 보호막중 제 1 소자 보호막을 불소 함유 산화막으로 형성하고, 상기 제 1 소자 보호막상에 형성되는 소자 보호막을 실리콘 질화막 및 실리콘 산화 질화막으로 형성하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제 2A 내지 2E 도는 본 발명에 의한 반도체 소자의 보호막 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
제 2A 도는 소정의 소자 제조공정을 거친 웨이퍼(11)상에 소자를 전기적으로 절연 및 보호하는 절연막(12)을 형성하고, 절연막(12)상에 소자간을 전기적으로 연결하기 위한 다수의 금속배선(13)을 형성한 것이 도시된다.
제 2B 도는 다수의 금속배선(13)을 포함한 절연막(12)상에 제 1 소자 보호막(14A)을 형성한 것이 도시된다.
상기에서, 제 1 소자 보호막(14A)은 종래와는 달리 불소 함유 산화막으로 형성된다. 제 1 소자 보호막(14A)은 플라즈마를 이용한 화학기상증착법으로 SiH4+ O2, TEOS + O2및 SiH4+ N2O 등의 산화가스에 CF4, NF3, CHF3및 SiF4등의 불소함유 가스를 첨가하여 형성된다. 이때 불소는 제 1 소자 보호막(14A)내에서 5 내지 20wt%의 농도가 되도록 한다.
불소 함유 산화막은 특성상 증착과 식각이 동시에 일어나므로 금속배선 상단부위에 과적되는 증착물을 식각시키면서 증착되므로 층덮힘이 우수하다.
제 2C 도는 제 1 소자 보호막(14A)상에 실리콘 질화막 및 실리콘 산화 질화막으로 제 2 소자 보호막(14B)을 형성한 것이 도시된다. 이때, 제 1 소자 보호막(14A)이 양호한 층덮힘으로 형성되기 때문에 제 2 소자 보호막(14B)형성시보이드가 발생되지 않는다.
본 발명의 소자 보호막(14)은 제 1 및 2 소자 보호막(14A 및 14B)으로 이루어진다. 그러나, 본 발명에서는 2층 구조로 이루어진 보호막의 경우를 실시예로 하였지만, 반도체 소자에 따라 보호막은 적어도 하나 이상의 막으로 이루어진다.
제 2D 도는 소자 보호막(14)막 형성후 금속 패드를 형성하기 위한 포토리소그라피 공정으로 패드영역(A)이 개방된 포토레지스트 패턴(16)을 보호막(14)상에 형성한 것이 도시된다.
제 2E 도는 포토레지스트 패턴(16)을 이용한 식각공정으로 소자 보호막(14)의 노출된 부분을 식각하여 패드부(17)를 형성하고, 포토레지스트패턴(16)을 제거한 것이 도시된다.
상술한 바와같이 본 발명은 층덮힘이 우수한 불소 함유 산화막을 이용하여 소자 보호막을 형성한다.
따라서, 본 발명은 소자 분리막에 보이드의 발생을 방지할 수 있어 소자를 보호하는 역할을 충분히 수행할 수 있으며, 보이드로 인한 문제점을 해결하므로 인하여 소자의 수율을 향상시킬 수 있다.
제 1 도는 종래의 방법으로 소자 보호막을 형성했을 경우 발생되는 문제점을 설명하기 위해 도시한 소자의 단면도.
제 2A 내지 2E 도는 본 발명에 의한 반도체 소자의 보호막 제조방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11: 웨이퍼 12: 절연막
13: 금속배선 14A: 제 1 소자 보호막
14B: 제 2 소자 보호막 14: 소자 보호막
16: 포토레지스트 패턴 17: 패드부

Claims (3)

  1. 적어도 하나 이상의 막으로 이루어지는 반도체 소자의 보호막 제조방법에 있어서,
    제 1 소자 보호막은 불소 함유 산화막으로 형성하고, 상기 제 1 소자 보호막상에 형성되는 소자 보호막은 실리콘 질화막 및 실리콘 산화 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 보호막 제조방법.
  2. 제 1 항에 있어서,
    상기 불소 함유 산화막으로 형성되는 상기 제 1 소자 보호막은 플라즈마를 이용한 화학기상증착법으로 SiH4+ O2, TEOS + O2및 SiH4+ N2O 등의 산화가스에 CF4, NF3, CHF3및 SiF4등의 불소함유 가스를 첨가하여 형성되는 것을 특징으로 하는 반도체 소자의 보호막 제조방법.
  3. 제 1 항에 있어서,
    상기 제 1 소자 보호막은 그 내부에 불소가 5 내지 20wt%의 농도로 존재하도록 형성되는 것을 특징으로 하는 반도체 소자의 보호막 제조방법.
KR1019950017732A 1995-06-28 1995-06-28 반도체소자의보호막제조방법 KR100312377B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017732A KR100312377B1 (ko) 1995-06-28 1995-06-28 반도체소자의보호막제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017732A KR100312377B1 (ko) 1995-06-28 1995-06-28 반도체소자의보호막제조방법

Publications (2)

Publication Number Publication Date
KR970003632A KR970003632A (ko) 1997-01-28
KR100312377B1 true KR100312377B1 (ko) 2003-08-06

Family

ID=37531229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017732A KR100312377B1 (ko) 1995-06-28 1995-06-28 반도체소자의보호막제조방법

Country Status (1)

Country Link
KR (1) KR100312377B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
KR100401504B1 (ko) * 2001-01-16 2003-10-17 주식회사 하이닉스반도체 반도체장치의 패시베이션층 형성방법
KR100557577B1 (ko) * 2002-12-07 2006-03-03 주식회사 하이닉스반도체 반도체소자의 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105547A (ja) * 1987-10-19 1989-04-24 Seiko Epson Corp 半導体装置の製造方法
JPH01230239A (ja) * 1988-03-10 1989-09-13 Fujitsu Ltd 半導体装置
JPH02134817A (ja) * 1988-11-16 1990-05-23 Fujitsu Ltd 半導体装置の製造方法
KR930001386A (ko) * 1991-06-19 1993-01-16 김광호 반도체 장치의 보호막 및 그 형성방법
JPH0590249A (ja) * 1991-09-30 1993-04-09 Nec Corp 半導体装置の表面保護膜の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105547A (ja) * 1987-10-19 1989-04-24 Seiko Epson Corp 半導体装置の製造方法
JPH01230239A (ja) * 1988-03-10 1989-09-13 Fujitsu Ltd 半導体装置
JPH02134817A (ja) * 1988-11-16 1990-05-23 Fujitsu Ltd 半導体装置の製造方法
KR930001386A (ko) * 1991-06-19 1993-01-16 김광호 반도체 장치의 보호막 및 그 형성방법
JPH0590249A (ja) * 1991-09-30 1993-04-09 Nec Corp 半導体装置の表面保護膜の形成方法

Also Published As

Publication number Publication date
KR970003632A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
JP2661652B2 (ja) 通気性耐エッチング層を有する集積回路装置及び製造方法
US6376360B1 (en) Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers
KR100312377B1 (ko) 반도체소자의보호막제조방법
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100190381B1 (ko) 미세반도체소자의콘택홀형성방법
JPH05243226A (ja) 半導体装置の製造方法
KR100340903B1 (ko) 금속배선층형성방법.
KR100390997B1 (ko) 금속 배선 형성 방법
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
JPS63164344A (ja) 半導体装置
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101081853B1 (ko) 반도체 소자의 제조방법
KR19990009557A (ko) 배선 형성 방법
JPH06236972A (ja) 層間絶縁膜の形成方法
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100477817B1 (ko) 반도체장치제조방법
JP2823727B2 (ja) コンタクト形成方法
KR100342976B1 (ko) 반도체소자의금속배선및그형성방법
KR20030049567A (ko) 반도체 소자의 콘택홀 형성방법
KR20000027159A (ko) 반도체 소자의 금속 배선 형성방법
KR100237743B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR0137619B1 (ko) 반도체 장치 제조 방법
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법
KR100735630B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee