KR101081853B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101081853B1
KR101081853B1 KR1020040101778A KR20040101778A KR101081853B1 KR 101081853 B1 KR101081853 B1 KR 101081853B1 KR 1020040101778 A KR1020040101778 A KR 1020040101778A KR 20040101778 A KR20040101778 A KR 20040101778A KR 101081853 B1 KR101081853 B1 KR 101081853B1
Authority
KR
South Korea
Prior art keywords
photoresist
opening
insulating film
interlayer insulating
film
Prior art date
Application number
KR1020040101778A
Other languages
English (en)
Other versions
KR20060062809A (ko
Inventor
조진연
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040101778A priority Critical patent/KR101081853B1/ko
Publication of KR20060062809A publication Critical patent/KR20060062809A/ko
Application granted granted Critical
Publication of KR101081853B1 publication Critical patent/KR101081853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 제1 포토레지스트 패턴을 형성한 후, 상기 제1 포토레지스트를 식각 마스크로 층간절연막을 식각하여 개구부를 형성하는 단계와, 상기 개구부를 매립하면서 상기 개구부 상부를 완전히 덮도록 제2 포토레지스트를 도포하는 단계와, 고온, 고압하에서 산소 또는 오존 분위기로 상기 개구부 상부가 노출되도록 상기 제2 포토레지스트에 대한 스트립을 실시하고, 상기 반도체 기판의 백사이드에 형성된 폴리머를 제거하는 단계와, 저온, 저압하에서 상기 개구부 내부 및 상기 개구부 상부에 잔류하는 상기 제1 및 제2 포토레지스트를 제거하는 단계를 포함하는 반도체 소자의 제조방법에 관한 것이다.
금속배선, 저유전 물질, 비아홀, 폴리머, 포토레지스트

Description

반도체 소자의 제조방법{Method for manufacturing semiconductor device}
도 1은 웨이퍼 백사이드의 폴리머 성분을 분석한 결과를 도시한 그래프이다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 6은 본 발명의 바람직한 실시예에 따른 경우의 웨이퍼 백사이드의 폴리머 성분을 분석한 결과를 도시한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 125, 135: 층간절연막 115: 하부배선
120, 130: 식각 정지막 140; 제1 포토레지스트
145: 비아홀 150: 제2 포토레지스트
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 저유전 물질에 손상을 주지 않고 웨이퍼 백사이드에 형성된 폴리머를 효과적으로 제거할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 금속배선의 다층화는 불가피하며, 이로 인해 금속배선 물질의 선폭(feature size)이 0.35㎛ 이하인 경우 RC 딜레이(delay)를 효과적으로 줄이지 않으면 소자의 동작 속도는 고유 게이트 딜레이(intrinsic gate delay)에 의한 것보다 배선간의 상호지연(interconnect delay) 또는 RC 타임 딜레이(time delay)에 의해 지배를 받으며, 이와 같은 RC 딜레이는 아래와 같이 나타낼 수 있다.
R=(ρ·L)/(ω·t_m)
C=(ε·ω·L)/t_IMD
RC=(ρ·ε·L2)/(t_m·t_IMD)
위 식들에서 R은 저항, C는 정전용량, ρ는 배선물질의 비저항, L은 배선물질의 길이, ω는 선폭, ε는 절연물질의 유전상수, t_m은 금속배선의 두께, t_IMD는 절연물질의 두께이다.
위식에서 알 수 있는 바와 같이, RC 딜레이는 배선물질의 비저항과 절연물질의 정전용량에 의한 전달지연 현상이라고 할 수 있으며, 초고집적회로에서는 RC 딜레이에 의해 신호 전달에 심각한 영향을 받게 된다. 이러한 신호 전달 지연을 막기 위해서는 비저항이 작은 금속배선 물질과 유전상수가 작은 절연물질의 개발이 필수적이다. 이 가운데 저유전 물질을 개발하기 위한 다음과 같은 시도가 있어왔다.
일반적인 CVD(Chemical Vapor Deposition)-SiO2는 전기음성도(electronegativity)가 크고 유전분극(polarization)이 가장 낮은 플루오린(F)을 첨가함으로써 유전상수를 낮출 수 있으며, 다양한 출발물질을 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition), ECR-CVD 등의 방법으로 플루오린(F)을 첨가할 수 있다는 장점을 가지고 있다. 그러나, 플루오린(F)의 첨가량이 전체 물질의 15％ 이상이 될 경우 막(film)의 물성이 크게 저하되므로, 첨가량이 15％ 이하로 제한되어 유전상수를 크게 낮출 수 없다는 단점과, 수분의 흡착에 의한 안정성 문제, 절연막 내에 포함되는 플루오린(F)과 배선물질과의 반응에 의한 부식 등의 문제점을 갖고 있다.
한편, 폴리마이드(polymide), 플루오로폴리머(fluoropolymer), 폴리머 싸이렌(polymer xylens) 등의 다양한 유기 고분자 박막 등은 상대적으로 낮은 유전상수를 얻을 수 있고, 평탄화 측면에서도 우수한 특성을 얻을 수 있으나 상하 배선물질과의 접착성이 불량하고 유기 고분자 박막 특유의 열경화에 의한 고응력 발생 및 열적 불안정성이 나타난다는 단점을 가지고 있다.
다공성 저유전 물질의 경우 각종 열적, 기계적 측면에서 취약하다는 단점을 가지고 있다. 또한, 이와 같은 저유전 물질들은 도펀트(dopant)의 공핍(depletion)에 의한 유효 유전상수(effective-k)의 증가나 프로파일(profile)의 열화를 가져올 수 있어 공정상의 제약이 심해지게 된다.
비아홀(Via hole) 형성시 건식 식각 챔버(dry etch chamber) 내에서 웨이퍼 베벨(wafer bevel) 부위로 폴리머 소스(polymer source)가 유입되어 웨이퍼 백사이드(wafer backside) 부위에 폴리머가 형성되는데, 도 1은 웨이퍼 백사이드에 형성된 폴리머 성분을 분석한 결과를 도시한 그래프이다. 도 1에서 알 수 있는 바와 같이 웨이퍼 백사이드에는 폴리머 성분인 카본(C)과 플루오린(F)이 많이 형성됨을 알 수 있다.
본 발명이 이루고자 하는 기술적 과제는 저유전 물질에 손상을 주지 않고 웨이퍼 백사이드에 형성된 폴리머를 효과적으로 제거할 수 있는 반도체 소자의 제조방법을 제공함에 있다.
본 발명은, 소정의 도전층이 형성된 반도체 기판을 준비하는 단계와, 상기 반도체 기판 상에 식각 정지막 및 층간절연막을 형성하는 단계와, 상기 층간 절연막 상에 제1 포토레지스트를 도포하고, 개구부를 정의하는 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트를 식각 마스크로 상기 층간절연막을 식각하여 상기 도전층과 연결되는 개구부를 형성하는 단계와, 상기 개구부를 매립하면서 상기 개구부 상부를 완전히 덮도록 제2 포토레지스트를 도포하는 단계와, 제1 온도와 제1 압력 하에서 산소 또는 오존 분위기로 상기 개구부 상부가 노출되도록 상기 제2 포토레지스트에 대한 스트립을 실시하고, 상기 반도체 기판의 백사이드에 형성된 폴리머를 제거하는 단계와, 상기 층간절연막 내에 도핑된 도펀트의 공핍이나 농도 프로파일의 열화가 발생하지 않도록 상기 제1 온도보다 낮은 제2 온도 및 상기 제1 압력보다 낮은 제2 압력에서 산소 분위기로 상기 개구부 내부 및 상기 개구부 상부에 잔류하는 상기 제1 및 제2 포토레지스트를 제거하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
상기 층간절연막은 SiOC 계열의 절연막, SiOH 계열의 절연막, SiOF 계열의 절연막 또는 다공성 실리카 절연막으로 형성할 수 있다.
상기 개구부는 비아홀, 콘택홀 또는 트렌치일 수 있다.
상기 제1 포토레지스트는 KrF 또는 ArF 계열의 포토레지스트이고, 상기 제2 포토레지스트는 g-라인 또는 i-라인 계열의 포토레지스트일 수 있다.
상기 제1 온도는 150℃∼250℃ 범위의 고온이고, 상기 제1 압력은 100mTorr∼1000mTorr 범위의 고압일 수 있다.
상기 제2 온도는 10℃∼40℃ 범위의 저온이고, 상기 제2 압력은 5mTorr∼50mTorr 범위의 저압일 수 있다.
상기 층간절연막은 제1 층간절연막, 식각 정지막 및 제2 층간절연막이 순차적으로 형성된 막일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변 형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 2를 참조하면, 트랜지스터(미도시) 등을 포함하는 반도체 소자가 형성되고, 층간절연막(110) 내에 다마신(damascene) 공정을 이용한 하부 배선(115)이 형성된 반도체 기판을 준비한다. 하부 배선(115)은 상기 반도체 기판에 형성된 불순물 도핑 영역이거나 금속배선층일 수 있다. 상기 금속배선층은 구리(Cu) 배선일 수 있다. 하부 배선(115)이 형성된 상기 반도체 기판 상에 제1 식각 정지막(120)을 형성한다. 제1 식각 정지막(120)은 상부에 형성되는 제1 층간절연막(125)과의 식각 선택비가 큰 물질, 예컨대 실리콘 질화막(Si3N4) 또는 실리콘 카바이드막(SiC)으로 형성하는 것이 바람직하다. 제1 식각 정지막(120)은 비아홀(145) 형성을 위한 식각시 식각 정지층의 역할을 하게 된다.
제1 식각 정지막(120) 상에 층간 절연막(125)을 형성한다. 층간 절연막(125)은 저유전율을 갖는 SiOC 계열의 절연막, SiOH 계열의 절연막, SiOF 계열의 절연막 또는 다공성 실리카 절연막 등으로 형성한다. 예컨대, 제1 층간절연막(125)은 SiOC막, PSG(phosphorous silicate glass)막, BPSG(boron phosphorous silicate glass)막, USG(undoped silicate glass)막, FSG(fluorine doped silicate glass)막, HDP(high density plasma)막, PE-TEOS(plasma enhanced-tetra ethyl ortho silicate)막 또는 SOG(spin on glass)막과 같은 저유전율을 갖는 물질막으로 형성할 수 있다.
제1 층간절연막(125) 상에 제2 식각 정지막(130)을 형성한다. 제2 식각 정지막(130)은 그 상부에 형성되는 제2 층간절연막(135)과의 식각선택비가 큰 물질, 예컨대 실리콘 질화막(Si3N4) 또는 실리콘 카바이드막(SiC)으로 형성하는 것이 바람직하다.
식각 정지막(135) 상에 제2 층간절연막(135)을 형성한다. 제2 층간절연막(135)은 예를 들면, SiOC막, PSG(phosphorous silicate glass)막, BPSG(boron phosphorous silicate glass)막, USG(undoped silicate glass)막, FSG(fluorine doped silicate glass)막, HDP(high density plasma)막, PE-TEOS(plasma enhanced-tetra ethyl ortho silicate)막 또는 SOG(spin on glass)막과 같은 저유전율을 갖는 물질막으로 형성한다. 제2 층간절연막(135)은 제1 층간절연막(125)과 다른 물질막으로 형성할 수도 있으나, 제1 층간절연막(125)과 동일한 물질막으로 형성하는 것이 바람직하다.
제2 층간절연막(135) 상에 제1 포토레지스트를 도포한 후, 비아홀(145)을 정의하는 제1 포토레지스트 패턴(140)을 형성한다. 상기 제1 포토레지스트는 KrF, ArF 계열의 포토레지스트를 사용할 수 있다. 제1 포토레지스트 패턴(140)을 식각 마스크로 사용하여 제2 층간절연막(135), 제2 식각 정지막(130), 제1 층간절연막(125)을 식각한다. 비아홀(145) 형성을 위한 식각은 C4F8 또는 C5F8 가스와 N2 가스 및 Ar 가스를 사용하거나, 식각가스로 CxHyFz(x,y,z는 0 또는 자연수) 가스를 사용하고 분위기 가스로 산소 및 아르곤(Ar) 가스를 사용할 수 있다. 상기 식각에 의하여 비아홀(145)이 형성되게 된다.
이어서, 비아홀(145)을 매립하도록 제2 포토레지스트(150)를 도포한다. 상기 제2 포토레지스트(150)는 g-라인이나 i-라인 포토레지스트를 수 ㎛(예컨대, 2㎛∼5㎛) 코팅하여 비아홀 내부 및 비아홀 상부를 블라킹(blocking)한다. 제2 포토레지스트(150)는 제1 포토레지스트 패턴(145)을 제거한 후에 도포할 수 있음은 물론이다.
고온, 고압의 산소(O2)나 오존(O3) 분위기 하에서 제2 포토레지스트(150) 스트립(strip)을 실시한다. 예컨대, 150℃∼250℃ 정도의 고온, 100mTorr∼1000mTorr 정도의 고압하에서 애슁(ashing) 공정을 실시하여 포토레지스트 스트립을 실시한다. 스트립을 실시할 때 산소 또는 오존은 100∼300sccm 정도의 유량으로 흘려준다. 이때, 식각종말점 감지법(End Point Detection; EPD)를 이용하거나 스트립 타켓(target)을 적절히 설정하여 비아홀(145) 내부의 제2 포토레지스트(150)가 스트립되기 전에 스트립을 중단한다. 상기 스트립은 비아홀(145)의 최상부가 노출되지 않도록 실시하는 것이 바람직하다. 이와 같이 스트립을 실시할 경우, 고온, 고압의 산소나 오존 분위기에 저유전 물질(층간절연막(135, 125) 물질)이 노출되지 않으므로 도펀트의 공핍이나 프로파일의 열화가 발생하지 않으며 웨이퍼 백사이드의 폴리머도 제거되게 된다.
저온, 저압의 산소 분위기 하에서 비아홀(145) 내부 및 비아홀(145) 상부에 잔존하고 있는 제1 및 제2 포토레지스트(140, 150)를 제거한다. 예컨대, 10℃∼40℃ 정도의 저온, 5mTorr∼50mTorr 정도의 저압하에서 애슁(ashing) 공정을 실시하여 포토레지스트 스트립을 실시한다. 스트립을 실시할 때 산소는 20∼50sccm 정도의 유량으로 흘려준다.
본 실시예에서는, 하부배선 상부에 제1 층간절연막(125), 제2 식각 정지막(130), 제2 층간절연막(135)를 형성한 후, 비아홀(145)을 형성하는 공정을 예들 들어 설명하였으나, 반도체 기판 상에 저유전 물질의 층간절연막을 형성하고, 포토레지스트를 이용한 사진식각 공정을 사용하여 콘택홀, 비아홀, 트렌치 등의 개구부를 형성하고 웨이퍼 백사이드에 형성된 폴리머를 제거하기 위한 모든 공정에 적용할 수 있음은 물론이다.
도 6은 본 발명의 바람직한 실시예에 따라 고온, 고압의 산소(O2) 분위기에서 처리한 경우 웨이퍼 백사이드의 폴리머 성분을 분석한 결과를 도시한 그래프이다. 도 6에 나타난 바와 같이 본 발명의 바람직한 실시예에 따를 경우 폴리머를 할 수 있음을 확인할 수 있다. 저유전 물질들의 경우 도펀트의 공핍이나 프로파일의 열화가 발생하기 쉬우나, 본 발명의 바람직한 실시예에 따를 경우 저유전 물질에 전혀 손상을 주지 않고 폴리머를 제거할 수 있게 된다.
본 발명에 의한 반도체 소자의 제조방법에 의하면, 저유전 물질이 노출되지 않도록 비아홀 내부 및 비아홀 상부에 포토레지스트를 코팅한 후, 고온, 고압의 산소 또는 오존 분위기에서 저유전 물질에 손상을 주지 않고 웨이퍼 백사이드에 형성된 폴리머를 제거할 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (7)

  1. 소정의 도전층이 형성된 반도체 기판을 준비하는 단계;
    상기 반도체 기판 상에 식각 정지막 및 층간절연막을 형성하는 단계;
    상기 층간 절연막 상에 제1 포토레지스트를 도포하고, 개구부를 정의하는 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트를 식각 마스크로 상기 층간절연막을 식각하여 상기 도전층과 연결되는 개구부를 형성하는 단계;
    상기 개구부를 매립하면서 상기 개구부 상부를 완전히 덮도록 제2 포토레지스트를 도포하는 단계;
    제1 온도와 제1 압력 하에서 산소 또는 오존 분위기로 상기 개구부 상부가 노출되도록 상기 제2 포토레지스트에 대한 스트립을 실시하고, 상기 반도체 기판의 백사이드에 형성된 폴리머를 제거하는 단계; 및
    상기 층간절연막 내에 도핑된 도펀트의 공핍이나 농도 프로파일의 열화가 발생하지 않도록 상기 제1 온도보다 낮은 제2 온도 및 상기 제1 압력보다 낮은 제2 압력에서 산소 분위기로 상기 개구부 내부 및 상기 개구부 상부에 잔류하는 상기 제1 및 제2 포토레지스트를 제거하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 층간절연막은 SiOC 계열의 절연막, SiOH 계열의 절연막, SiOF 계열의 절연막 또는 다공성 실리카 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 개구부는 비아홀, 콘택홀 또는 트렌치인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 제1 포토레지스트는 KrF 또는 ArF 계열의 포토레지스트이고, 상기 제2 포토레지스트는 g-라인 또는 i-라인 계열의 포토레지스트인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 제1 온도는 150℃∼250℃ 범위의 고온이고, 상기 제1 압력은 100mTorr∼1000mTorr 범위의 고압인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 제2 온도는 10℃∼40℃ 범위의 저온이고, 상기 제2 압력은 5mTorr∼50mTorr 범위의 저압인 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 층간절연막은 제1 층간절연막, 식각 정지막 및 제2 층간절연막이 순차적으로 형성된 막인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020040101778A 2004-12-06 2004-12-06 반도체 소자의 제조방법 KR101081853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040101778A KR101081853B1 (ko) 2004-12-06 2004-12-06 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101778A KR101081853B1 (ko) 2004-12-06 2004-12-06 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060062809A KR20060062809A (ko) 2006-06-12
KR101081853B1 true KR101081853B1 (ko) 2011-11-09

Family

ID=37158900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101778A KR101081853B1 (ko) 2004-12-06 2004-12-06 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101081853B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019756A (ko) * 2000-09-07 2002-03-13 김용주 복숭아 성분을 이용한 니코틴 해독용 담배
CN103378052A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250862A (ja) 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd コンタクトホール形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250862A (ja) 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd コンタクトホール形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019756A (ko) * 2000-09-07 2002-03-13 김용주 복숭아 성분을 이용한 니코틴 해독용 담배
CN103378052A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法
KR101570295B1 (ko) * 2012-04-20 2015-11-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스들, 그 제조 방법, 및 도전성 피처들을 형성하는 방법
US9349689B2 (en) 2012-04-20 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including conductive features with capping layers and methods of forming the same
US9812390B2 (en) 2012-04-20 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including conductive features with capping layers and methods of forming the same

Also Published As

Publication number Publication date
KR20060062809A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
KR101046862B1 (ko) 낮은 ｋ 이중 다마신 집적회로들의 형성에 사용할 수 있는 유기 ｂａｒｃ 식각 프로세스
US6479380B2 (en) Semiconductor device and manufacturing method thereof
JP4425432B2 (ja) 半導体装置の製造方法
US7563719B2 (en) Dual damascene process
JP2001077196A (ja) 半導体装置の製造方法
US6355572B1 (en) Method of dry etching organic SOG film
US10453700B2 (en) Low damage low-k dielectric etch
KR20000017275A (ko) 반도체 장치 및 그 제조 공정
KR100483594B1 (ko) 반도체 소자의 금속배선 형성방법
CN101202244B (zh) 双镶嵌结构形成过程中光刻胶图形的去除方法
KR100593446B1 (ko) 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
US7429542B2 (en) UV treatment for low-k dielectric layer in damascene structure
US20040152336A1 (en) Semiconductor device and its manufacturing method
US20020177329A1 (en) Surface densification of low dielectric constant film
JP4523351B2 (ja) 半導体装置の製造方法
KR101081853B1 (ko) 반도체 소자의 제조방법
US20020113037A1 (en) Method for removing etching residues
KR100483202B1 (ko) 반도체 소자의 제조 방법
KR100571385B1 (ko) 에프에스지 절연막을 사용하는 비아홀 또는 콘택홀을구비한 반도체 소자 및 그 제조 방법
JPH08181146A (ja) 半導体装置の製造方法
KR100866135B1 (ko) 반도체 소자의 제조방법
KR20010061614A (ko) 반도체 장치의 콘택홀 형성방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR101005740B1 (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 8