KR100340903B1 - 금속배선층형성방법. - Google Patents

금속배선층형성방법. Download PDF

Info

Publication number
KR100340903B1
KR100340903B1 KR1019950004765A KR19950004765A KR100340903B1 KR 100340903 B1 KR100340903 B1 KR 100340903B1 KR 1019950004765 A KR1019950004765 A KR 1019950004765A KR 19950004765 A KR19950004765 A KR 19950004765A KR 100340903 B1 KR100340903 B1 KR 100340903B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
forming
metal
metal wiring
Prior art date
Application number
KR1019950004765A
Other languages
English (en)
Other versions
KR960035969A (ko
Inventor
강찬호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950004765A priority Critical patent/KR100340903B1/ko
Publication of KR960035969A publication Critical patent/KR960035969A/ko
Application granted granted Critical
Publication of KR100340903B1 publication Critical patent/KR100340903B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선층 형성 방법에 관한 것으로서, 특히 고집적 반도체 소자의 제조에 있어서 금속 배선층을 형성할 때, 금속 배선층 내부에 발생하는 기공(void)이 생기지 않도록 한 금속 배선층 형성 방법에 관한 것이다. 먼저, 반도체 기판에 금속 배선층을 형성시키기 위하여, 절연층에 콘택 홀을 형성시키고, 콘택 홀과 절연층 위에 장벽금속층을 형성시킨다. 이어서, 장벽금속층의 상부에 금속층을 형성시키고, 그 상부에 광반사 방지막을 형성시킨다. 이때, 광반사 방지막은 노광 작업시에 하부의 금속층에 의한 반사 효과를 억제시키기 위하여 형성시킨다. 금속층 상부의 광반사 방지막을 제거하고, 절연층과 금속층 위에 층간 절연막을 형성하는 단계의 공정을 수행하여 금속 배선층을 형성하여 종래 금속 배선층 형성 방법에서 금속 배선층의 상부에 형성시킨 층간절연막의 내부에 발생하던 기공의 발생을 방지하여, 기공 발생으로 인한 층간절연막의 항복 전압 감소를 방지하고, 이후 공정에서의 기공에 의한 절연층의 균열을 방지할 수 있게 함을 특징으로 한다.

Description

금속 배선층 형성 방법
본 발명은 금속 배선층 형성 방법에 관한 것으로, 특히 고집적 반도체 소자의 제조에 있어서 금속 배선층을 형성할 때, 금속 배선층의 층간 절연막 내부에 기공이 발생하지 않도록 하여 소자 특성을 향상시키기에 적당하도록 한 금속 배선층 형성 방법에 관한 것이다.
종래의 금속 배선층 형성 방법으로 형성시킨 금속 배선층의 구조는 제1도의 (마)와 같이, 반도체 소자가 고집적화 됨에 따라 금속 배선이 장벽금속층(barrior metal)(17)/금속층(18)/광반사 방지막(anti reflective coating)(19)의 다층구조의 금속 배선층과, 그 상부에 형성시킨 절연층으로 이루어지는데 절연층내부에는 기공이 발생되어있다.
종래의 이와 같은 금속 배선층을 형성시키는 방법을 도면을 예시하여 설명하면 다음과 같다.
제1도는 반도체 소자의 소오스 및 드레인 영역(11)과 연결되는 다층구조의 금속 배선층(17, 18, 19)을 형성시키는 경우를 예로 들어 도시한 것이다.
반도체 N형 기판위에 p-well을 형성시키고, N형 기판과 p-well 상에 각각 PMOS 및 NMOS트랜지스터를 형성시킨 후, 게이트 전극을 포함한 기판위에 제1절연층(13)을 형성시키고, 각 트랜지스터의 소오스 및 드레인 영역(11)에 배선층을 연결시키기 위하여 제1절연층(13)에 콘택 홀(contact hall)(12)을 형성시킨 다음, 제 1 도의 (가)와 같이, 제1절연막(13)과 콘택 홀(12)에 장벽금속층 물질충(14)을 형성시킨다.
다음으로, 제1도의 (나)와 같이, 장벽금속층(14)을 형성시킨 반도체 기판(10)위에 금속 층(15)을 형성시킨다. 이 때, 금속층(15)는 주로 알루미늄(A1)을 사용한다.
다음으로, 제1도의 (다)와 같이, 금속층(15)의 상부에 광반사 방지막(16)을 형성시킨다.
다음으로, 제1도의 (라)와 같이, 광반사 방지막(16), 금속층(15) 그리고, 장벽금속층(14)를 선택식각하여 다충의 금속 배선층을 형성시킨다. 이때, 금속 배선층(22)의 최상부에는 광반사 방지막(19)이, 중간에는 금속층(A1)(18)이, 최하부에는 장벽금속층(17)으로 구성된다. 배선 패턴시에 최상부의 광반사 방지막(16)과 최하부의 장벽금속층(14)에 비해 금속 층(15)의 식각율이 높아, 금속층(18)은 장벽금속층(17)과 광반사 방지막(19)에 비해 더 좁은 폭을 갖게 되어, 금속배선층의 측면 프로파일에 단차가 형성된다.
다음으로, 제1도의 (마)와 같이, 다층구조의 금속 배선층을 다른 소자 영역의 배선층 및 상부 배선층 또는 외부와 절연시키기 위하여 제2절연층(20)을 형성시킨다. 이 때, 제2절연층은 층간절연막으로 사용되며, 주로 산화막으로 형성시킨다.
위와 같은 단계의 공정을 수행하여 금속 배선층을 형성시키는 경우에는, 제1도의 (마)와 같이, 금속배선층의 측면 프로파일의 단차로 인해, 제2절연층에 기공(21)이 발생하는데, 이와 같은 현상은 소자의 고집적화 경향이 계속됨에 따라서, 이웃하는 배선끼리의 간격이 좁아지게 되어 발생하는 것이다. 이러한 기공은 충간절연막의 항복전압(breakdown voltage)를 낮추게 되고, 이후 공정에서 스트레스가 가해지는 경우에 크랙 소스(crack source)로 작용되는 문제점을 가지고 있었다.
그래서, 본 발명의 금속 배선층 형성 방법에서는 층간절연막의 기공 발생을사전에 방지하여 이러한 문제점을 해결하고자 안출되었다.
본 발명의 금속 배선층 형성 방법은 먼저, 소자가 형성된 반도체 기판에 금속 배선층을 형성시키기 위하여, 소자 상부에 형성시킨 절연층에 콘택 홀을 형성시키고, 콘택 홀과 절연층 위에 장벽금속층을 형성시킨다. 이어서, 장벽금속층의 상부에 금속층을 형성시키고, 그 상부에 광반사 방지막을 형성시킨다. 이때, 광반사 방지막은 노광 작업시에 하부의 금속층에 의한 반사 효과를 억제시키기 위하여 형성시킨다. 금속층 상부의 광반사 방지막을 제거하고, 절연층과 금속층 위에 층간절연막을 형성한다.
이와 같은 본 발명의 금속 배선층 형성 방법을 도면을 통하여 설명하면 다음과 같다.
제2도는 반도체 소자의, 소오스 및 드레인 영역(31)과 연결되는 금속 배선층을 형성시키는 경우를 예로 들어 도시한 것이다.
반도체 N형 기판위에 p-well을 형성시키고, N형 기판과 p-well 상에 PMOS 및 NMOS 트랜지스터를 형성시킨 후, 게이트 전극을 포함한 기판 위에 제1절연충(33)을 형성시키고, 각 트랜지스터의 소오스 및 드레인 영역에 금속 배선층을 연결시키기 위하여, 제1 절연충을 선택식각하여 콘택 홀(32)을 형성시킨 다음, 제2 도의 (가)와 같이, 제1 절연층(33)과 콘택홀(32) 위에 장벽금속층(34)을 형성시킨다. 이 때, 장벽금속층은 TiN, MoSix, TiW, poly Si, Ti, 그리고 Ti/TiN 에서 택일하여 사용한다.
다음으로, 제2도의 (나)와 같이, 장벽금속층(34)이 형성된 반도체 기판(30)위에 금속층(35)을 형성시킨다. 이 때, 금속층은 주로 알루미늄(A1)을 사용한다.
다음으로, 제2 도의 (다)와 같이, 금속층(35)의 상부에 광반사 방지막(36)을 형성시킨다. 광반사 방지막(36)은 TiN, MoSix, TiW, 그리고 poly Si 에서 택일하여 사용한다.
다음으로, 제2 도의 (라)와 같이, 광반사 방지층(36), 금속층(35) 그리고 장벽금속층(34)을 선택 식각하여 형성시킨다. 이때, 금속배선층(41)의 최상부에는 광반사 방지막(39)이, 그 중간에는 금속층(A1)(38)이, 최하부에는 장벽금속층(37)으로 구성된다. 금속 배선층(41) 형성시, 최상부의 광반사 방지막(36)과 최하부의 장벽금속층(34)을 형성하는 물질에 비해 금속층(35)의 식각율이 높아, 금속층(38)은 장벽금속층(37)과 광반사 방지막(39)에 비해, 더 좁은 폭을 갖게 되어, 금속배선층(41)의 측면 프로파일에 단차가 형성된다.
다음으로, 제2 도의 (마)와 같이, 다층 구조의 금속 배선층(41)의 최상부에 형성된 광반사 방지막을 금속층(38)의 표면이 노출될 때까지 식각하여 제거한다. 식각 방법으로는 반응성 이온 식각(RIE : reactive ion etching)이나, 플라즈마(plasma) 식각을 이용하는데, 주로 반응성 이온 식각을 사용하여 식각한다. 식각작업시, 반응 물질로는 SF6, BCl3+ SF6, CF4, CF4+ O2, SF6+ O2, CF3등을 반응 물질로 사용하며, 반응 조건은 1mT - 500mT의 압력하에서, RF(radio frequence)의 파워(power)를 108erg(10W) - 1010erg(1000W)로 한다. 이러한 광반사 방지막 제거작업을 수행함으로써, 이후 형성되는 절연층의 기공 발생의 원인인 금속배선층의 측면 프로파일의 단차를 제거한다.
다음으로, 제2 도의 (바)와 같이, 광반사 방지막이 제거된 다층구조의 금속 배선층(41)을 다른 소자 영역의 배선층 및 상부 배선층 또는 외부와 절연시키기 위하여 제2 절연층(40)을 형성시킨다.
한편, 이와 같은 본 발명의 금속 배선층 형성 방법은 비록 반도체 기판에 형성시킨 소자를 외부와 연결시키는 금속 배선층에 한하여 설명하였지만, 다층 배선구조에서 상부 금속 배선층의 형성 방법에서도 이용할 수 있다.
다층배선 구조의 금속층의 상부 금속 배선층의 형성 방법은 먼저, 반도체 기판상에 형성시킨 하부 금속층의 상부에 형성시킨 제1 절연층에 콘택홀을 형성시킨다.
다음으로, 콘택 홀의 내부에 금속층을 형성시키고, 금속층 상부에 광반사 방지층을 형성시킨다.
다음으로, 광반사 방지막, 금속층에 배선 패턴을 형성시킨다. 이어서, 광반사 방지막을 하부 금속층 표면이 노출될 때까지 식각하여 제거시킨다.
다음으로 광반사 방지막이 제거된 금속층과 제1 절연층 위에, 제2 절연층을 형성하여 기공이 발생되지 않는 금속 배선층을 형성시킬 수 있다.
이러한 본 발명의 금속 배선층 형성 방법은 종래에는 문제가 되지 않던 다층구조의 금속 배선층에서 광반사 방지막이 소자가 고집적화됨에 따라, 금속 배선층 상부의 절연층에 기공을 발생시키게 되었던 문제를 광반사 방지층을 식각하여 제거시킴으로써, 층간절연막으로 사용되는 절연층이 기공 발생으로 인한 층간절연막 항복 전압의 감소 방지 및 균열을 방지할 수 있어 소자의 특성을 향상시킴을 특징으로 한다.
제 1 도는 종래의 다층 구조의 금속 배선층 형성 방법의 각 단계를 설명한 도면
제 2도는 본 발명의 다층 구조의 금속 배선층 형성 방법의 각 단계를 설명한 도면
※ 도면의 주요 부분에 대한 부호의 설명 ※
10.30. N형 기판
11.31. 소오스 및 드레인 영역 12.32. 콘택 홀
13.33. 제 1 절연층 14.17.34.37. 장벽금속층
15.18.35.38. 금속층 16.19.36.39. 광반사 방지막
20.40. 제 2 절연층 21. 기공
22.41. 금속배선층

Claims (4)

  1. 반도체 기판상에 제1절연층을 형성시키는 단계와, 상기 제1절연층을 선택식각하여 콘택 홀을 형성시키는 단계와, 상기 제1 절연층과 상기 콘택 홀에 장벽금속층을 형성시키는 단계와, 상기 장벽금속층 위에 금속층을 형성시키는 단계와, 상기 금속층 상부에 광반사 방지막을 형성시키는 단계와, 상기 광반사 방지막, 상기 금속층, 그리고 상기 장벽금속층을 선택식각하여 배선 패턴을 형성시키는 단계와, 상기 광반사 방지막을 제거하고, 금속층과 상기 제1절연막 위에 제2절연층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속 배선층 형성 방법.
  2. 제1항에 있어서, 상기 장벽금속층은
    TiN, MoSix, TiW, 다결정 실리콘, Ti, Ti/TiN 중 하나를 선택하여 사용하는 것을 특징으로 하는 금속 배선층 형성 방법.
  3. 제1항에 있어서, 상기 광반사 방지막은
    TiN, MoSix, TiW, 다결정 실리콘 중 하나를 선택하여 사용하는 것을 특징으로 하는 금속 배선층 형성 방법.
  4. 제1항에 있어서,
    상기 광반사 방지막, 상기 금속층, 그리고, 상기 장벽금속층을 선택식각하여배선패턴을 형성할 때, 상기 금속층은 상기 광반사 방지막과 상기 장벽금속층 보다 식각율이 높은 것을 특징으로 하는 금속 배선층 형성 방법.
KR1019950004765A 1995-03-09 1995-03-09 금속배선층형성방법. KR100340903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004765A KR100340903B1 (ko) 1995-03-09 1995-03-09 금속배선층형성방법.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004765A KR100340903B1 (ko) 1995-03-09 1995-03-09 금속배선층형성방법.

Publications (2)

Publication Number Publication Date
KR960035969A KR960035969A (ko) 1996-10-28
KR100340903B1 true KR100340903B1 (ko) 2002-10-31

Family

ID=37488179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004765A KR100340903B1 (ko) 1995-03-09 1995-03-09 금속배선층형성방법.

Country Status (1)

Country Link
KR (1) KR100340903B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851492B1 (ko) * 2002-06-29 2008-08-08 매그나칩 반도체 유한회사 파워 소자 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002065A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 파워 소자 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851492B1 (ko) * 2002-06-29 2008-08-08 매그나칩 반도체 유한회사 파워 소자 형성 방법

Also Published As

Publication number Publication date
KR960035969A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
EP1974379A2 (en) Dual-damascene process to fabricate thick wire structure
US7781892B2 (en) Interconnect structure and method of fabricating same
US6309958B1 (en) Semiconductor device and method of manufacturing the same
KR100340903B1 (ko) 금속배선층형성방법.
KR100257481B1 (ko) 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
KR100602132B1 (ko) 듀얼 다마신 패턴 형성 방법
KR0166508B1 (ko) 반도체 소자의 금속배선 형성방법
KR100329072B1 (ko) 반도체소자의캐패시터제조방법
CN111463169B (zh) 半导体装置的制造方法
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100846991B1 (ko) 반도체 소자 제조 방법
JP2003031656A (ja) 半導体装置およびその製造方法
KR100299332B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100214844B1 (ko) 반도체 소자의 평탄화 방법
KR0163546B1 (ko) 반도체장치의 제조방법
KR100271660B1 (ko) 반도체소자의 층간절연막 형성방법
KR0166041B1 (ko) 커플링 노이즈 감소를 위한 반도체 장치 및 그 제조방법
US20050142860A1 (en) Method for fabricating metal wirings of semiconductor device
KR100252769B1 (ko) 반도체소자의전도층형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR101097786B1 (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100524

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee