KR100735630B1 - 금속 배선 형성 방법 - Google Patents
금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100735630B1 KR100735630B1 KR1020010037478A KR20010037478A KR100735630B1 KR 100735630 B1 KR100735630 B1 KR 100735630B1 KR 1020010037478 A KR1020010037478 A KR 1020010037478A KR 20010037478 A KR20010037478 A KR 20010037478A KR 100735630 B1 KR100735630 B1 KR 100735630B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- film
- tungsten
- plug
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 텅스텐(W) 플러그(Plug)에 인접한 층간 절연막 상에 보호막을 형성한 후 상기 텡스텐 플러그 상에 금속 배선을 형성하므로, 텅스텐 플러그 상의 금속 배선 형성 공정에 있어서 미스얼라인(Misalign) 발생 시 상기 텅스텐 플러그의 노출 현상을 상기 보호막으로 방지하여 후속 공정인 세정 공정 시 발생하는 텅스텐 플러그의 부식을 억제하므로 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
도 1a 내지 도 1d는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
도 2는 pH 값과 전위에 따른 텅스텐의 상태를 나타낸 도면.
도 3은 종래의 세정 공정 시 텅스텐 부식이 발생된 현상을 나타낸 사진도.
도 4a 내지 도 4d는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 제 1 금속 배선 13, 33 : 층간 절연막
15, 35 : 제 1 감광막 17, 37 : 비아홀
19, 39 : 텅스텐 플러그 21, 45 : 제 2 금속 배선
23, 43 : 제 2 감광막 41 : 절연막
44 : 산화막 47 : 제 3 감광막
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 텅스텐(W) 플러그(Plug)에 인접한 층간 절연막 상에 보호막을 형성한 후 상기 텡스텐 플러그 상에 금속 배선을 형성하여 소자의 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.
도 1a 내지 도 1d는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이고, 도 2는 pH 값과 전위에 따른 텅스텐의 상태를 나타낸 도면이며, 도 3은 종래의 세정 공정 시 텅스텐 부식이 발생된 현상을 나타낸 사진도이다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 제 1 금속 배선(11) 상에 층간 절연막(13)과 제 1 감광막(15)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막(15)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막(15)을 마스크로 상기 층간 절연막(13)을 선택 식각하여 비아홀(17)을 형성한다.
도 1b에서와 같이, 상기 제 1 감광막(15)을 제거하고, 상기 비아홀(17)을 포함한 전면에 텅스텐층을 형성하고, 상기 층간 절연막(13)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 텅스텐층을 연마하여 상기 비아홀(17)을 매립하는 텅스텐 플러그(19)를 형성한다.
도 1c 및 도 1d에서와 같이, 상기 텅스텐 플러그(19)를 포함한 층간 절연막(13) 상에 금속층과 제 2 감광막(23)을 순차적으로 형성한다.
그리고, 상기 제 2 감광막(23)을 제 2 금속 배선이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 2 감광막(23)을 마스크로 상기 금속층을 선택 식각하여 제 2 금속 배선(21)을 형성한다.
이어, O2 플라즈마를 사용하여 상기 제 2 감광막(23)을 제거하고, 폴리머(Polymer) 제거를 위한 세정 공정을 진행한다.
이때, 상기 금속층의 식각 공정 및 제 2 감광막(23)의 제거 공정 시 미스얼라인(Misalign) 또는 설계 상의 마진(Margin) 부족으로 상기 텅스텐 플러그(19)가 노출될 경우(A), 상기 텅스텐 플러그(19)는 금속층의 식각 공정 및 제 2 감광막(23) 제거 공정 시 사용되는 플라즈마의 특히 O2 플라즈마의 차아지-업(Charge-up)이 발생되어 전위가 증가하게 된다.
그리고, 텅스텐층은 도 2에서와 같이, 상술한 바와 같이 전위가 증가하게 되면 pH 영역 4 이상인 용액에서 부식되기 때문에 도 1d 및 도 3에서와 같이, 후속 공정으로 폴리머(Polymer) 제거를 위한 세정 공정 시 텅스텐 부식(B)이 발생된다.
종래의 금속 배선 형성 방법은 미스얼라인 또는 설계 상의 마진 부족으로 하부의 텅스텐 플러그가 노출될 경우, 상기 텅스텐 플러그는 금속층의 식각 공정 및 감광막 제거 공정 시 사용되는 플라즈마의 특히 O2 플라즈마의 차아지-업이 발생되어 전위가 증가되므로 후속 공정으로 폴리머 제거를 위한 세정 공정 시 텅스텐 부식이 발생되어 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 텅스텐 플러그에 인접한 층간 절연막 상에 보호막을 형성한 후 상기 텡스텐 플러그 상에 금속 배선을 형성하여 텅스텐 플러그 상의 금속 배선 형성 공정에 있어서 미스얼라인 발생 시 상기 텅스텐 플러그의 노출 현상을 상기 보호막으로 방지하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 금속 배선 형성 방법은 제 1 배선층 상에 비아홀을 갖는 층간 절연막을 형성하는 단계, 상기 비아홀을 매립하는 플러그를 형성하는 단계, 상기 플러그 이외의 층간 절연막 상에 보호막 형성하는 단계, 상기 플러그를 포함한 보호막 상에 제 2 배선용 도전층을 형성하는 단계 및 상기 보호막 상의 도전층을 식각하여 제 2 배선층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 제 1 실시 예에 따른 금속 배선 형성 방법은 도 4a에서와 같이, 제 1 금속 배선(31) 상에 층간 절연막(33)과 제 1 감광막(35)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막(35)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막(35)을 마스크로 상기 층간 절연막(33)을 선택 식각하여 비아홀(37)을 형성한다.
도 4b에서와 같이, 상기 제 1 감광막(35)을 제거하고, 상기 비아홀(37)을 포함한 전면에 텅스텐층을 형성하고, 상기 층간 절연막(33)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 텅스텐층을 연마하여 상기 비아홀(37)을 매립하는 텅스텐 플러그(39)를 형성한다.
도 4c에서와 같이, 상기 텅스텐 플러그(39)를 포함한 층간 절연막(33) 상에 절연막(41)과 제 2 감광막(43)을 순차적으로 형성한다.
그리고, 상기 제 2 감광막(43)을 제 2 금속 배선이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 2 감광막(43)을 마스크로 상기 절연막(41)을 선택 식각하여 제 2 금속 배선이 형성될 부위를 정의한다.
도 4d에서와 같이, 상기 제 2 감광막(43)을 제거하고, 상기 텅스텐 플러그(39)를 포함한 절연막(41) 상에 금속층과 제 3 감광막(47)을 순차적으로 형성한다.
그리고, 상기 제 3 감광막(47)을 제 2 금속 배선이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 3 감광막(47)을 마스크로 상기 금속층을 선택 식각하여 제 2 금속 배선(45)을 형성한다.
이어, 후속 공정으로 O2 플라즈마를 사용하여 상기 제 3 감광막(47)을 제거한 다음, 폴리머 제거를 위한 세정 공정을 진행한다.
이때, 금속층의 식각 공정 및 제 3 감광막(47) 제거 공정 시 미스얼라인이 발생하여도 상기 텅스텐 플러그(39)가 상기 절연막(41)에 의해 노출되지 않는다.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 제 2 실시 예에 따른 금속 배선 형성 방법은 도 5a에서와 같이, 제 1 금속 배선(31) 상에 층간 절연막(33)과 제 1 감광막(35)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막(35)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막(35)을 마스크로 상기 층간 절연막(33)을 선택 식각하여 비아홀(37)을 형성한다.
도 5b에서와 같이, 상기 제 1 감광막(35)을 제거하고, 상기 비아홀(37)을 포함한 전면에 텅스텐층을 형성하고, 상기 층간 절연막(33)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 텅스텐층을 연마하여 상기 비아홀(37)을 매립하는 텅스텐 플러그(39)를 형성한다.
도 5c에서와 같이, 상기 텅스텐 플러그(39)를 포함한 층간 절연막(33) 상에 제 2 감광막(43)을 도포한다.
도 5d에서와 같이, 상기 제 2 감광막(43)을 제 2 금속 배선이 형성될 부위에만 제거되도록 선택적으로 노광하고 실리콘(Si)을 함유한 에치엠디에스(HexaMethylDisilazane : HMDS)의 기체 분위기에서 150℃ 이하의 온도로 베이킹(Baking) 공정을 진행한 다음, 선택적으로 현상하여 제 2 금속 배선이 형성될 부위를 정의한다.
이때, 상기 제 2 감광막(43)의 노광 공정과 베이킹 공정으로 상기 실리콘이 확산 반응을 일으키고 그 후 O3 처리하면 산화되어 상기 노광된 제 2 감광막(43)이 산화막(44)으로 변화된다.
도 5e에서와 같이, 상기 텅스텐 플러그(39)를 포함한 산화막(44) 상에 금속층과 제 3 감광막(47)을 순차적으로 형성한다.
그리고, 상기 제 3 감광막(47)을 제 2 금속 배선이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 3 감광막(47)을 마스크로 상기 금속층을 선택 식각하여 제 2 금속 배선(45)을 형성한다.
이어, 후속 공정으로 O2 플라즈마를 사용하여 상기 제 3 감광막(47)을 제거 한 다음, 폴리머 제거를 위한 세정 공정을 진행한다.
이때, 금속층의 식각 공정 및 제 3 감광막(47) 제거 공정 시 미스얼라인이 발생하여도 상기 텅스텐 플러그(39)가 상기 절연막(41)에 의해 노출되지 않는다.
본 발명의 금속 배선 형성 방법은 텅스텐 플러그에 인접한 층간 절연막 상에 보호막을 형성한 후 상기 텡스텐 플러그 상에 금속 배선을 형성하므로, 텅스텐 플러그 상의 금속 배선 형성 공정에 있어서 미스얼라인 발생 시 상기 텅스텐 플러그의 노출 현상을 상기 보호막으로 방지하여 후속 공정인 세정 공정 시 발생하는 텅스텐 플러그의 부식을 억제하므로 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 제 1 배선층 상에 비아홀을 갖는 층간 절연막을 형성하는 단계;상기 비아홀을 매립하는 플러그를 형성하는 단계;상기 플러그 이외의 층간 절연막 상에 보호막 형성하는 단계;상기 플러그를 포함한 보호막 상에 제 2 배선용 도전층을 형성하는 단계;상기 보호막 상의 도전층을 식각하여 제 2 배선층을 형성하는 단계를 포함하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 보호막을 절연막으로 형성함을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 보호막을 감광막이 산화되어 형성된 산화막으로 형성함을 특징으로 하는 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037478A KR100735630B1 (ko) | 2001-06-28 | 2001-06-28 | 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037478A KR100735630B1 (ko) | 2001-06-28 | 2001-06-28 | 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001791A KR20030001791A (ko) | 2003-01-08 |
| KR100735630B1 true KR100735630B1 (ko) | 2007-07-04 |
Family
ID=27711788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037478A KR100735630B1 (ko) | 2001-06-28 | 2001-06-28 | 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100735630B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050956A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2000252358A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 多層配線の形成方法 |
-
2001
- 2001-06-28 KR KR1020010037478A patent/KR100735630B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050956A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2000252358A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 多層配線の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030001791A (ko) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829162B2 (ja) | 半導体素子の導電配線形成方法 | |
| KR100880312B1 (ko) | 반도체 메모리 소자의 금속 배선 형성 방법 | |
| JP2005101433A (ja) | 半導体装置およびその製造方法 | |
| KR100735630B1 (ko) | 금속 배선 형성 방법 | |
| KR100421279B1 (ko) | 금속 배선 형성 방법 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| KR100191708B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR100390997B1 (ko) | 금속 배선 형성 방법 | |
| KR100391001B1 (ko) | 금속 배선 형성 방법 | |
| KR100273167B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100587598B1 (ko) | 금속 배선 형성 방법 | |
| KR100219062B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100192184B1 (ko) | 콘택 플러그 제조방법 | |
| KR100281515B1 (ko) | 반도체 소자의 텅스텐막 패턴 형성방법 | |
| KR20010004997A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030002529A (ko) | 다층 배선 형성 방법 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| KR100252916B1 (ko) | 알루미늄 합금막의 부식방지방법 | |
| KR100604759B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101175225B1 (ko) | 반도체 소자의 패턴 형성방법 및 이를 이용한 금속배선형성방법 | |
| TWI228311B (en) | Method of preventing corrosion of the metal wire exposed from the unlanded via | |
| KR20020068621A (ko) | 반도체 소자의 배선 형성방법 | |
| KR20090072333A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 13 |