KR20030002529A - 다층 배선 형성 방법 - Google Patents
다층 배선 형성 방법 Download PDFInfo
- Publication number
- KR20030002529A KR20030002529A KR1020010038178A KR20010038178A KR20030002529A KR 20030002529 A KR20030002529 A KR 20030002529A KR 1020010038178 A KR1020010038178 A KR 1020010038178A KR 20010038178 A KR20010038178 A KR 20010038178A KR 20030002529 A KR20030002529 A KR 20030002529A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- plug
- forming
- corroded
- interconnection
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 33
- 229910052751 metal Inorganic materials 0.000 title description 14
- 239000002184 metal Substances 0.000 title description 14
- 239000010410 layer Substances 0.000 claims abstract description 66
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 239000010936 titanium Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 34
- 229910052721 tungsten Inorganic materials 0.000 abstract description 34
- 239000010937 tungsten Substances 0.000 abstract description 34
- 239000011800 void material Substances 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 다층 배선 형성 방법에 관한 것으로, 특히 텅스텐(W) 플러그(Plug) 상의 금속 배선 형성 공정 시 미스얼라인(Misalign)에 의해 발생된 텅스텐 플러그의 부식된 부위를 티타늄(Ti) 스페이서(Spacer)로 매립한 다음 티이오에스(Tetra Ethyl Ortho Silicate : TEOS)층을 전면에 형성하므로, 종래와 같이 상기 텅스텐 플러그의 부식된 부위에 TEOS층을 형성하여 발생된 보이드 및 보이드 파열을 방지하여 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 다층 배선 형성 방법에 관한 것으로, 특히 텅스텐(W) 플러그(Plug) 상의 금속 배선 형성 공정 시 미스얼라인(Misalign)에 의해 발생된 텅스텐 플러그의 부식된 부위를 티타늄(Ti) 스페이서(Spacer)로 매립한 다음 티이오에스(Tetra Ethyl Ortho Silicate : TEOS)층을 전면에 형성하여 소자의 수율 및신뢰성을 향상시키는 다층 배선 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.
종래의 다층 배선 형성 방법은 도 1a에서와 같이, 반도체 기판(11) 상에 층간 절연막(13)과 제 1 감광막(도시하지 않음)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막을 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 층간 절연막(13)을 선택 식각하여 콘택홀을 형성한 후, 상기 제 1 감광막을 제거한다.
그 후, 상기 콘택홀을 포함한 전면에 텅스텐층을 형성하고, 상기 층간 절연막(13)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 텅스텐층을 연마하여 상기 콘택홀을 매립하는 텅스텐 플러그(15)를 형성한다.
도 1b에서와 같이, 상기 텅스텐 플러그(15)를 포함한 층간 절연막(13) 상에 알루미늄(Al)(17a)층과 제 2 감광막(19)을 순차적으로 형성한다.
그리고, 상기 제 2 감광막(19)을 금속 배선이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
도 1c에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(19)을 마스크로 상기 알루미늄층(17a)을 선택 식각하여 금속 배선(17)을 형성한 다음, O2플라즈마를 사용하여 상기 제 2 감광막(19)을 제거한다.
여기서, 상기 금속 배선 형성 공정 시 및 제 2 감광막(19)의 제거 공정 시 미스얼라인 또는 설계 상의 마진(Margin) 부족으로 상기 텅스텐 플러그(15)가 노출된다.
상기 노출된 텅스텐 플러그(15)는 상기 알루미늄층(17a)의 식각 공정 및 제 2 감광막(19) 제거 공정 시 사용되는 플라즈마의 특히 O2플라즈마의 차아지-업(Charge-up)이 발생되어 전위가 증가하게 된다.
상술한 바와 같이 전위가 증가하게 되면 상기 노출된 텅스텐 플러그(15)는 pH 영역 4 이상인 용액에서 부식되기 때문에 후속 공정으로 폴리머(Polymer) 제거를 위한 세정 공정 시 텅스텐 부식(A)이 발생된다.
도 1d에서와 같이, 상기 부식된 텅스텐 플러그(15)를 포함한 전면에 TEOS층(21)을 형성한다.
이때, 상기 TEOS층(21)의 형성 공정 시 상기 부식된 텅스텐 플러그(15)에 보이드(Void)(B)가 발생된다.
도 1e에서와 같이, 상기 보이드(B)가 발생된 상태에서 상기 TEOS층(21)의 토폴로지(Topology)를 증가시키기 위해 전면을 베이킹(Baking)한다.
여기서, 상기 베이킹 공정 시 상기 보이드(B) 파열(D)이 발생된다.
종래의 다층 배선 형성 방법은 미스얼라인 또는 설계 상의 마진 부족으로 하부의 텅스텐 플러그가 노출될 경우, 상기 노출된 텅스텐 플러그에 텅스텐 부식이발생되고 전면의 TEOS층 형성 공정 시 상기 부식된 텅스텐 플러그에 보이드가 발생되어 차후 베이킹 공정 시 보이드가 파열되므로 금속 배선 끝 감소 현상어 발생되어 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 텅스텐 플러그 상의 금속 배선 형성 공정 시 미스얼라인에 의해 발생된 텅스텐 플러그의 부식된 부위를 티타늄 스페이서로 매립한 다음 TEOS층을 전면에 형성하므로, 종래와 같이 상기 텅스텐 플러그의 부식된 부위에 TEOS층을 형성하여 발생된 보이드 및 보이드 파열을 방지하는 다층 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 따른 다층 배선 형성 방법을 나타낸 공정 단면도.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 다층 배선 형성 방법을 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 반도체 기판 13, 33 : 층간 절연막
15, 35 : 텅스텐 플러그 17, 37 : 금속 배선
19, 39 : 제 2 감광막 21, 41 : TEOS층
40 : 티타늄 스페이서
본 발명의 다층 배선 형성 방법은 제 1 배선층 상에 비아홀을 갖는 층간 절연막을 형성하는 단계, 상기 비아홀을 매립하는 플러그를 형성하는 단계, 상기 플러그를 포함한 층간 절연막 상에 배선용 도전층을 형성하는 단계, 상기 도전층 상에 배선 마스크용 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 상기 도전층을 선택 식각하여 배선층을 형성하되, 미스얼라인에 의해 상기 플러그가 노출되는 단계, O2플라즈마를 사용하여 상기 감광막 패턴을 제거하되, 상기 노출된 플러그가 부식되는 단계, 상기 부식된 플러그 상의 배선층 양측에 티타늄 스페이서를 형성하는 단계 및 상기 티타늄 스페이서를 포함한 전면에 TEOS층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 다층 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 다층 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 다층 배선 형성 방법은 도 2a에서와 같이, 반도체 기판(31) 상에 층간 절연막(33)과 제 1 감광막(도시하지 않음)을 순차적으로 형성한다.
그리고, 상기 제 1 감광막을 플러그 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 층간 절연막(33)을 선택 식각하여 콘택홀을 형성한 후, 상기 제 1 감광막을 제거한다.
그 후, 상기 콘택홀을 포함한 전면에 텅스텐층을 형성하고, 상기 층간 절연막(33)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 텅스텐층을 연마하여 상기 콘택홀을 매립하는 텅스텐 플러그(35)를 형성한다.
도 2b에서와 같이, 상기 텅스텐 플러그(35)를 포함한 층간 절연막(33) 상에 알루미늄(37a)층과 제 2 감광막(39)을 순차적으로 형성한다.
그리고, 상기 제 2 감광막(39)을 금속 배선이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
도 2c에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(39)을 마스크로 상기 알루미늄층(37a)을 선택 식각하여 금속 배선(37)을 형성한 다음, O2플라즈마를 사용하여 상기 제 2 감광막(39)을 제거한다.
여기서, 상기 금속 배선 형성 공정 시 및 제 2 감광막(39)의 제거 공정 시 미스얼라인 또는 설계 상의 마진 부족으로 상기 텅스텐 플러그(35)가 노출된다.
상기 노출된 텅스텐 플러그(35)는 상기 알루미늄층(37a)의 식각 공정 및 제 2 감광막(39) 제거 공정 시 사용되는 플라즈마의 특히 O2플라즈마의 차아지-업이 발생되어 전위가 증가하게 된다.
상술한 바와 같이 전위가 증가하게 되면 상기 노출된 텅스텐 플러그(35)는 pH 영역 4 이상인 용액에서 부식되기 때문에 후속 공정으로 폴리머 제거를 위한 세정 공정 시 텅스텐 부식(A)이 발생된다.
도 2d에서와 같이, 상기 부식된 텅스텐 플러그(35)를 포함한 전면에 티타늄(Ti)층을 형성하고, 상기 티타늄층을 에치백(Etch back)하여 상기 금속 배선(37) 양측에 티타늄 스페이서(40)를 형성한다.
여기서, 상기 텅스텐 플러그(35)의 부식된 부위가 상기 티타늄 스페이서(40)에 의해 매립된다.
도 2e에서와 같이, 상기 티타늄 스페이서(40)를 포함한 전면에 TEOS층(41)을 형성한다.
그리고, 상기 TEOS층(41)의 토폴로지를 증가시키기 위해 전면을 베이킹한다.
본 발명의 다층 배선 형성 방법은 텅스텐 플러그 상의 금속 배선 형성 공정 시 미스얼라인에 의해 발생된 텅스텐 플러그의 부식된 부위를 티타늄 스페이서로 매립한 다음 TEOS층을 전면에 형성하므로, 종래와 같이 상기 텅스텐 플러그의 부식된 부위에 TEOS층을 형성하여 발생된 보이드 및 보이드 파열을 방지하여 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (1)
- 제 1 배선층 상에 비아홀을 갖는 층간 절연막을 형성하는 단계;상기 비아홀을 매립하는 플러그를 형성하는 단계;상기 플러그를 포함한 층간 절연막 상에 배선용 도전층을 형성하는 단계;상기 도전층 상에 배선 마스크용 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로 상기 도전층을 선택 식각하여 배선층을 형성하되, 미스얼라인에 의해 상기 플러그가 노출되는 단계;O2플라즈마를 사용하여 상기 감광막 패턴을 제거하되, 상기 노출된 플러그가 부식되는 단계;상기 부식된 플러그 상의 배선층 양측에 티타늄 스페이서를 형성하는 단계;상기 티타늄 스페이서를 포함한 전면에 TEOS층을 형성하는 단계를 포함하는 다층 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038178A KR20030002529A (ko) | 2001-06-29 | 2001-06-29 | 다층 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038178A KR20030002529A (ko) | 2001-06-29 | 2001-06-29 | 다층 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002529A true KR20030002529A (ko) | 2003-01-09 |
Family
ID=27712247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038178A KR20030002529A (ko) | 2001-06-29 | 2001-06-29 | 다층 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030002529A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935188B1 (ko) * | 2002-11-11 | 2010-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR101476544B1 (ko) * | 2013-03-12 | 2014-12-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법 |
| KR20150100478A (ko) * | 2014-02-25 | 2015-09-02 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 웨이퍼 본딩 공정 및 구조물 |
-
2001
- 2001-06-29 KR KR1020010038178A patent/KR20030002529A/ko not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935188B1 (ko) * | 2002-11-11 | 2010-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR101476544B1 (ko) * | 2013-03-12 | 2014-12-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법 |
| US9312222B2 (en) | 2013-03-12 | 2016-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Patterning approach for improved via landing profile |
| US9640435B2 (en) | 2013-03-12 | 2017-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Patterning approach for improved via landing profile |
| US10170420B2 (en) | 2013-03-12 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Patterning approach for improved via landing profile |
| US10861788B2 (en) | 2013-03-12 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Patterning approach for improved via landing profile |
| US11721624B2 (en) | 2013-03-12 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning approach for improved via landing profile |
| KR20150100478A (ko) * | 2014-02-25 | 2015-09-02 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 웨이퍼 본딩 공정 및 구조물 |
| US9425155B2 (en) | 2014-02-25 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer bonding process and structure |
| US10128209B2 (en) | 2014-02-25 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company | Wafer bonding process and structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183202B2 (en) | Method of forming metal wiring in a semiconductor device | |
| KR20030002529A (ko) | 다층 배선 형성 방법 | |
| JP2001110902A (ja) | 自己整列コンタクトをもつ半導体素子及びその製造方法 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR20030002523A (ko) | 금속 배선 형성 방법 | |
| KR100682167B1 (ko) | 금속 배선 형성 방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100390997B1 (ko) | 금속 배선 형성 방법 | |
| KR100506053B1 (ko) | 다층 배선 형성 방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100399443B1 (ko) | 금속 배선 형성 방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR20030002525A (ko) | 금속 배선 형성 방법 | |
| KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100421279B1 (ko) | 금속 배선 형성 방법 | |
| TW200426952A (en) | Method for solving fence defect in dual damascene and the dual damascene structure thereof | |
| JP2005303140A (ja) | 半導体装置の製造方法 | |
| KR20050066192A (ko) | 반도체소자의 콘택 형성방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 | |
| KR20050002001A (ko) | 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법 | |
| KR20030058638A (ko) | 반도체소자의 제조방법 | |
| KR20020002700A (ko) | 금속 배선 형성 방법 | |
| KR20080000870A (ko) | 반도체 소자의 제조방법 | |
| KR20040069790A (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| KR20020058429A (ko) | 반도체소자의 배선 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |