KR20030002525A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR20030002525A
KR20030002525A KR1020010038174A KR20010038174A KR20030002525A KR 20030002525 A KR20030002525 A KR 20030002525A KR 1020010038174 A KR1020010038174 A KR 1020010038174A KR 20010038174 A KR20010038174 A KR 20010038174A KR 20030002525 A KR20030002525 A KR 20030002525A
Authority
KR
South Korea
Prior art keywords
via hole
metal wire
forming
exposed
metal interconnection
Prior art date
Application number
KR1020010038174A
Other languages
English (en)
Inventor
조진연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038174A priority Critical patent/KR20030002525A/ko
Publication of KR20030002525A publication Critical patent/KR20030002525A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 비아홀 형성 공정 시 미스얼라인(Misalign)으로 제 1 금속 배선 일측의 모소리 부분을 노출시키고 라운딩(Rounding)화 식각하므로, 후속 공정으로 상기 비아홀에 형성될 플러그(Plug)와 상기 제 1 금속 배선과의 접촉 면적을 상기 제 1 금속 배선 일측의 모소리 부분까지 증가시켜 비아홀의 저항을 감소시키고 또한 상기 제 1 금속 배선 일측의 모소리 부분을 라운딩화 식각하므로 상기 플러그 형성 공정 시 스텝 커버리지(Step coverage)를 증가시켜 보이드(Void) 발생을 방지하므로 소자의 특성을 향상시키고 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

금속 배선 형성 방법{Method for forming a metal line}
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 비아홀 형성 공정 시 미스얼라인(Misalign)으로 제 1 금속 배선 일측의 모소리 부분을 노출시키고 라운딩(Rounding)화 식각하여 소자의 특성을 향상시키고 소자의 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 금속 배선(13)과 전기적으로 연결되며 절연막에 의해 절연된 절연 기판(11) 상에 층간 절연막(15)과 감광막(17)을 순차적으로 형성한다.
그리고, 상기 감광막(17)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
도 1b에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(17)을 마스크로 상기 층간 절연막(15)을 선택 식각하여 비아홀(19)을 형성하고, 상기 감광막(17)을 제거한다.
그러나, 종래의 금속 배선 형성 방법은 소자의 집적도가 증가함에 따라 금속 배선과 비아홀의 접촉 면적이 감소하게 되므로 저항이 증가하여 소자의 특성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 비아홀 형성 공정 시 미스얼라인으로 제 1 금속 배선 일측의 모소리 부분을 노출시키고 라운딩화 식각하므로, 후속 공정으로 상기 비아홀에 형성될 플러그(Plug)와 상기 제 1 금속 배선과의 접촉 면적을 상기 제 1 금속 배선 일측의 모소리 부분까지 증가시켜 비아홀의 저항을 감소시키는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
도 2a내지 도 2c는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 절연 기판 13, 33 : 금속 배선
15, 35 : 층간 절연막 17, 37 : 감광막
19, 39 : 비아홀
본 발명의 금속 배선 형성 방법은 금속 배선과 전기적으로 연결되며 절연막에 의해 절연된 절연 기판 상에 층간 절연막을 형성하는 단계, 상기 층간 절연막을 비아 콘택용 마스크로 선택 식각하여 비아홀을 형성하되, 미스얼라인하여 상기 금속 배선 일측의 모서리 부분이 노출되는 단계 및 상기 층간 절연막을 마스크로 상기 비아홀을 통하여 노출된 금속 배선 일측의 모서리 부분을 라운딩화 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2c는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 2a에서와 같이, 금속 배선(33)과 전기적으로 연결되며 절연막에 의해 절연된 절연 기판(31) 상에 층간 절연막(35)과 감광막(37)을 순차적으로 형성한다.
그리고, 상기 감광막(37)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
이때, 상기 감광막(37)의 선택 노광 및 현상 공정 시 미스얼라인하여 후속 공정인 비아홀 형성 공정 시 상기 금속 배선(33) 일측의 모서리 부분도 노출되도록 상기 감광막(37)을 선택적으로 노광 및 현상한다.
도 2b에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(37)을 마스크로 상기 층간 절연막(35)을 선택 식각하여 비아홀(39)을 형성하고, 상기 감광막(37)을제거한다.
여기서, 상기 비아홀(39) 형성 공정 시, 상기 금속 배선(33) 일측의 모서리 부분이 노출된다.
도 2c에서와 같이, 상기 층간 절연막(35)을 마스크로 상기 비아홀(39)을 통하여 노출된 금속 배선(33) 일측의 모서리 부분을 라운딩화 식각(A)한다.
그리고, 후속 공정으로 DIW 린스(Rinse) 공정을 진행하여 상기 금속 배선(33)의 부식을 방지한다.
여기서, 상기 금속 배선(33) 일측의 모서리 부분을 불산, 염산, 황산 및 인산 등을 사용하여 등방성 식각한다.
그리고, 상기 금속 배선(33) 일측의 모서리 부분을 Cl2, BCl3및 CCl4등을 사용하여 이방성 식각하거나 아르곤(Ar) 등을 사용한 스퍼터링(Sputtering)으로 금속 배선 모서리 패시트(Facet) 현상으로 이방성 식각한다.
본 발명의 금속 배선 형성 방법은 비아홀 형성 공정 시 미스얼라인으로 제 1 금속 배선 일측의 모소리 부분을 노출시키고 라운딩화 식각하므로, 후속 공정으로 상기 비아홀에 형성될 플러그와 상기 제 1 금속 배선과의 접촉 면적을 상기 제 1 금속 배선 일측의 모소리 부분까지 증가시켜 비아홀의 저항을 감소시키고 또한 상기 제 1 금속 배선 일측의 모소리 부분을 라운딩화 식각하므로 상기 플러그 형성 공정 시 스텝 커버리지(Step coverage)를 증가시켜 보이드(Void) 발생을 방지하므로 소자의 특성을 향상시키고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (4)

  1. 금속 배선과 전기적으로 연결되며 절연막에 의해 절연된 절연 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 비아 콘택용 마스크로 선택 식각하여 비아홀을 형성하되, 미스얼라인하여 상기 금속 배선 일측의 모서리 부분이 노출되는 단계;
    상기 층간 절연막을 마스크로 상기 비아홀을 통하여 노출된 금속 배선 일측의 모서리 부분을 라운딩화 식각하는 단계를 포함하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 노출된 금속 배선 일측의 모서리 부분을 불산, 염산, 황산 및 인산 등을 사용하여 등방성 식각함을 특징으로 하는 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 노출된 금속 배선 일측의 모서리 부분을 Cl2, BCl3및 CCl4등을 사용하여 이방성 식각함을 특징으로 하는 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 노출된 금속 배선 일측의 모서리 부분을 아르곤(Ar) 등을 사용한 스퍼터링으로 금속 배선 모서리 패시트 현상으로 이방성 식각함을 특징으로 하는 금속 배선 형성 방법.
KR1020010038174A 2001-06-29 2001-06-29 금속 배선 형성 방법 KR20030002525A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038174A KR20030002525A (ko) 2001-06-29 2001-06-29 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038174A KR20030002525A (ko) 2001-06-29 2001-06-29 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030002525A true KR20030002525A (ko) 2003-01-09

Family

ID=27712243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038174A KR20030002525A (ko) 2001-06-29 2001-06-29 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030002525A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607749B1 (ko) * 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 금속 층간 절연막 형성 방법
KR101021176B1 (ko) * 2003-07-09 2011-03-15 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021176B1 (ko) * 2003-07-09 2011-03-15 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100607749B1 (ko) * 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 금속 층간 절연막 형성 방법

Similar Documents

Publication Publication Date Title
JP2003133415A (ja) 半導体素子の導電配線形成方法
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
KR20000022840A (ko) 매입배선구조 및 그 형성방법
KR100215842B1 (ko) 반도체 장치의 배선구조 및 방법
KR100374228B1 (ko) 금속배선 형성 방법
KR20030002525A (ko) 금속 배선 형성 방법
KR20030002523A (ko) 금속 배선 형성 방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100281129B1 (ko) 배선 형성 방법
KR100506053B1 (ko) 다층 배선 형성 방법
KR100399443B1 (ko) 금속 배선 형성 방법
KR100301245B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR20060116360A (ko) 이중 다마신을 사용한 반도체소자의 금속배선 제조방법
KR100419745B1 (ko) 반도체 소자의 제조 방법
KR0162140B1 (ko) 콘택 홀 형성방법
KR20030002529A (ko) 다층 배선 형성 방법
KR100458476B1 (ko) 반도체소자의금속배선형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
US20080003823A1 (en) Method of manufacturing semiconductor device
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR100451989B1 (ko) 반도체소자의 금속배선 형성방법
KR20030002530A (ko) 금속 배선 형성 방법
KR20010003442A (ko) 반도체 소자의 배선 형성방법
KR20020054710A (ko) 반도체 소자의 다층 배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination