KR100451989B1 - 반도체소자의 금속배선 형성방법 - Google Patents
반도체소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100451989B1 KR100451989B1 KR10-2002-0037722A KR20020037722A KR100451989B1 KR 100451989 B1 KR100451989 B1 KR 100451989B1 KR 20020037722 A KR20020037722 A KR 20020037722A KR 100451989 B1 KR100451989 B1 KR 100451989B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- semiconductor device
- forming
- etching process
- insulating film
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000001020 plasma etching Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 6
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000005137 deposition process Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로,
금속배선 콘택 공정시 플레이트전극의 과도식각으로 인해 상기 플레이트전극이 펀치(punch)되어 콘택 저항이 증가되는 현상을 극복하기 위하여, 플레이트전극 상측에 형성되는 층간절연막의 콘택 CD(critical dimension)를 습식방법으로 증가시켜 금속배선 증착시 필요로 하는 장벽금속층의 증착 공정을 용이하게 실시할 수 있도록 함으로써 소자의 콘택 저항을 감소시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 제1 금속배선의 콘택공정시 플레이트전극의 펀치(punch) 현상의 유발을 방지하여 콘택특성을 향상시키는 기술에 관한 것이다.
일반적으로 반도체소자를 구동하기 위하여, 이들을 전기적으로 동작시킬 수 있는 회로를 구성하여야 한다.
상기한 회로는 소자의 주변회로부에서 반도체소자의 각각 구성물을 전기적으로 콘택하는 금속배선을 예정된 형태로 형성한 것이다.
가장 하부에 형성되는 금속배선을 제1 금속배선이라 하며 그 상부에 다수의 금속배선이 형성될 수 있다.
현재, 제1 금속배선 콘택 공정시 스톱되는 층은 반도체기판, 워드라인, 비트라인 및 플레이트전극이다.
상기 플레이트전극은 타층보다 상부에 형성되어 상기 제1 금속배선의 콘택 공정시 먼저 오픈(open)되고 비트라인, 워드라인 및 반도체기판의 순서로 오픈되기 때문에 플레이트 쪽의 표면은 과도하게 식각된다.
특히, 워드라인이나 비트라인 상부에는 버퍼질화막을 적용하므로 폴리실리콘으로 형성되는 상기 플레이트 전극의 식각 정도는 상대적으로 심할 수 밖에 없다.
따라서, 상기 제1 금속배선을 형성하기 위한 콘택공정시 상기 플레이트전극의 펀치가 발생되어 플레이트전극 쪽에서 콘택 저항이 높아지므로 소자 특성을 열화시키게 된다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 플레이트전극과 반도체기판의 금속배선 콘택만을 예로 들어 도시한 것이다.
도 1a를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다.
그리고, 하부절연층(13)을 통하여 반도체기판(11)에 접속되는 캐패시터(도시안됨)를 형성한다.
이때, 상기 캐패시터는 저장전극(도시안됨), 유전체막(도시안됨) 및 플레이트전극(15)으로 형성된 것이다.
여기서, 상기 저장전극은 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 삼차원적인 구조로 형성한 것이다.
그 다음, 전체표면상부를 평탄화시키는 층간절연막(17)을 형성한다.
그리고, 층간절연막(17) 상부에 감광막패턴(19)을 형성한다.
이때, 감광막패턴(19)은 층간절연막(17) 상부에 감광막을 도포하고 제1 금속배선 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.
도 1b를 참조하면, 감광막패턴(19)을 마스크로 하여 층간절연막(17) 및 하부절연층(13)을 식각하여 플레이트전극(15) 및 반도체기판(11)에 접속되는 제1 콘택홀(21)과 제2 콘택홀(23)을 형성한다.
이때, 제1 콘택홀(21)은 플레이트전극(15)가 펀치되어 하부절연층(13)의 일부까지 식각된 형태로 형성된 것이다.
도 1c를 참조하면, 제1, 2 콘택홀(21,23) 표면을 포함한 전체표면상부에 장벽금속층(25)을 형성하고 콘택홀(21,23)을 매립하는 제1 금속배선(27)을 형성한다.
이때, 장벽금속층(25)은 Ti/TiN 으로 형성한 것이다.
상기한 바와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 플레이트 전극이 펀치되는 현상이 유발되고, 금속층으로 콘택홀을 형성하는 경우 반드시 사용되는 Ti/TiN 과 같은 장벽금속층의 단차피복성이 나빠 상기 콘택홀의 측벽에만 형성되고, 그로 인하여 콘택 저항이 증가되고 콘택홀의 경사가 약간만 변하여도 증착되는 장벽금속층의 두께가 급격하게 증가하여 일정한 콘택 저항을 유지하기가 어려우므로 반도체소자의 특성 및 신뢰성이 저하되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 플레이트전극이 펀치되더라도 콘택 저항을 감소시킬 수 있도록 하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2d는 종래기술에 반도체소자의 금속배선 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 반도체기판 13, 33 : 하부절연층
15, 35 : 플레이트전극 17, 37 : 층간절연막
19, 39 : 감광막패턴 21, 41 : 제1 콘택홀
23, 43 : 제2 콘택홀 25, 45 : 장벽금속층
27, 47 : 금속배선
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
하부절연층이 형성된 반도체기판 상부에 플레이트전극을 구비한 캐패시터를 형성하는 공정과,
전체 표면 상부에 상기 하부절연층보다 큰 식각 선택비를 가지는 층간절연막을 형성하는 공정과,
플라즈마 식각 공정을 수행하여 상기 플레이트 전극 하부의 하부절연층을 노출시키는 제1 금속배선 콘택홀을 형성하는 공정과,
상기 제1 금속배선 콘택홀 측벽의 층간절연막을 습식 식각하는 공정과,
상기 제1 금속배선 콘택홀을 통하여 노출된 플레이트 전극의 측벽 및 상부면을 포함하는 상기 제1 금속배선 콘택홀 표면에 장벽금속층을 형성하는 공정과,상기 제1 금속배선 콘택홀을 매립하는 제1 금속배선을 형성하는 공정을 포함하는 것을 특징으로 하며,
상기 하부절연층은 BPSG(boro phospho silicate glass), PSG(phosphorous silicate glass) 또는 O3-TEOS(ozone-tetra ethyl ortho silicate) 절연막으로 형성하는 것과,
상기 층간절연막은 BPSG, PSG 또는 O3-TEOS 절연막으로 형성하는 것과,
상기 층간절연막은 상온 ∼ 450 ℃ 온도에서 형성된 PECVD 절연막으로 형성하는 것과,
상기 플라즈마 식각공정은 RIE(reactive ion etching), ICP, TCP, Helicon, Helical, ECR 또는 파라렐 플레이트 타입(parallel plate type)의 플라즈마를 이용하여 실시하는 것과,
상기 플라즈마 식각공정은 주식각 가스로 CF 계열이나 CHF 계열의 가스를 단독 또는 혼합하여 사용하는 것과,
상기 플라즈마 식각공정은 보조 첨가 가스로 Ar, N2, CO, O2및 이들의 조합 중에서 선택된 임의의 한가지를 사용하는 것과,
상기 플라즈마 식각공정은 보조 첨가 가스를 주식각 가스의 10 ∼ 100 퍼센트 범위로 조절하여 사용하는 것과,
상기 플라즈마 식각공정은 압력을 1 ∼ 1000 mTorr 로 조절하고 전극의 온도를 0 ∼ 300 ℃ 로 조절하여 실시하는 것과,
상기 플라즈마 식각공정은 사용되는 각각의 가스를 1 ∼ 200 sccm 의 유량만큼만 사용하는 것과,
상기 플라즈마 식각공정은 소오스 전력과 바이어스 전력을 각각 10 ∼ 3000 와트로 조절하여 실시하는 것과,
상기 습식 식각공정은 HF 용액이나 BOE(buffered oxide etchant) 용액을 이용하여 실시하는 것을 특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
금속배선 콘택 공정후 플레이트전극 상부의 층간절연막과 그 하부의 절연막과의 식각선택비 차이를 이용하여 상기 플레이트전극 상부를 층간절연막을 습식 식각함으로써 상기 플레이트전극에 형성되는 콘택홀의 상측 CD를 크게 형성하여 장벽금속층의 증착 두께 조절이 용이하도록 하여 소자의 콘택 저항을 일정하게 확보할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체기판(31) 상부에 하부절연층(33)을 형성한다. 이때, 하부절연층(33)은 BPSG(boro phospho silicate glass), PSG(phosphorous silicate glass) 또는 O3-TEOS(ozone-tetra ethyl ortho silicate) 절연막으로 형성한다.
그리고, 하부절연층(33)을 통하여 반도체기판(31)에 접속되는 캐패시터(도시안됨)를 형성한다.
이때, 캐패시터는 저장전극(도시안됨), 유전체막(도시안됨) 및 플레이트전극(35)으로 형성된 것이다.
여기서, 상기 저장전극은 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 삼차원적인 구조로 형성한 것이다.
그 다음, 전체표면상부를 평탄화시키는 층간절연막(37)을 형성한다.
이때, 층간절연막(37)은 하부절연층(33)보다 습식 식각 속도가 빠른 절연물질로 형성한 것이다.
예를 들면, BPSG(boro phospho silicate glass), PSG(phosphorous silicate glass) 또는 O3-TEOS(ozone-tetra ethyl ortho silicate) 절연막으로 형성하되, 상기 BPSG 절연막의 불순물 량을 조절하여 식각선택비 차이를 갖도록 형성하거나 하부절연층(33)으로 사용되는 층보다 식각이 잘되는 물질로 형성한다.
또한, 층간절연막(37)은 상온 ∼ 450 ℃ 온도에서 형성된 PECVD 절연막으로 형성할 수도 있다.
도 2b를 참조하면, 층간절연막(37) 상부에 감광막패턴(39)을 형성한다.
이때, 감광막패턴(39)은 층간절연막(37) 상부에 감광막을 도포하고 제1 금속배선 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.
그 다음, 감광막패턴(39)을 마스크로 하는 플라즈마 건식 식각공정으로 플레이트전극(41) 및 반도체기판(43)을 노출시키는 제1, 2 금속배선 콘택홀(41,43)을 형성한다. 이때, 제1 금속배선 콘택홀(41)은 플레이트전극(35)을 펀치하여 형성된 것으로 플레이트전극(41)의 측벽 및 플레이트전극(41) 하부의 하부 절연층(33)을 노출시킨다.
여기서, 상기 플라즈마 식각공정은 RIE, ICP, TCP, Helicon, Helical, ECR 또는 파라렐 플레이트 타입의 플라즈마를 이용하여 실시한 것이다.
상기 플라즈마 식각공정은 다음과 같은 조건으로 실시한다.
1. 주식각 가스는 CF 계열이나 CHF 계열의 가스를 단독 또는 혼합으로 사용한다.
2. 보조 첨가 가스는 Ar, N2, CO, O2및 이들의 조합 중에서 선택된 임의의 한가지를 사용한다.
3. 압력은 1 ∼ 1000 mTorr 로 조절한다.
4. 식각공정시 사용되는 각각의 가스는 1 ∼ 200 sccm 의 유량만큼만 사용한다.
5. 보조 첨가 가스는 주식각 가스의 10 ∼ 100 퍼센트 범위로 조절한다.
6. 소오스 전력과 바이어스 전력은 각각 10 ∼ 3000 와트로 조절한다.
7. 전극의 온도를 0 ∼ 300 ℃ 로 조절한다.
도 2c를 참조하면, 감광막패턴(39)을 제거하고 제1, 2 금속배선 콘택홀(41,43) 측벽 상부의 층간절연막(37)을 습식 식각하여 제1, 2 금속배선 콘택홀(41,43)의 상측 CD를 증가시킨다. 제1 금속배선 콘택홀(41)의 측벽 상부의 층간절연막(37)이 식각되어 플레이트전극(41) 상부면이 노출된다.
이때, 상기 습식 식각공정은 HF 용액이나 BOE 용액을 이용하여 실시한다.
도 2d를 참조하면, 제1, 2 금속배선 콘택홀(41,43)을 포함한 전체표면상부에 장벽금속층(45)인 Ti/TiN을 증착하고 제1, 2 금속배선 콘택홀(41,43)을 매립하는 제1 금속배선(47)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 제1 금속배선 콘택 식각공정으로 형성된 콘택홀의 상측 CD를 습식 식각 방법으로 증가시켜 후속 공정으로 형성되는 장벽금속층의 증착 공정을 용이하게 실시할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.
Claims (12)
- 하부절연층이 형성된 반도체기판 상부에 플레이트전극을 구비한 캐패시터를 형성하는 공정과,전체 표면 상부에 상기 하부절연층보다 큰 식각 선택비를 가지는 층간절연막을 형성하는 공정과,플라즈마 식각 공정을 수행하여 상기 플레이트 전극 하부의 하부절연층을 노출시키는 제1 금속배선 콘택홀을 형성하는 공정과,상기 제1 금속배선 콘택홀 측벽의 층간절연막을 습식 식각하는 공정과,상기 제1 금속배선 콘택홀을 통하여 노출된 플레이트 전극의 측벽 및 상부면을 포함하는 상기 제1 금속배선 콘택홀 표면에 장벽금속층을 형성하는 공정과,상기 제1 금속배선 콘택홀을 매립하는 제1 금속배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 하부절연층은 BPSG, PSG 또는 O3-TEOS 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 층간절연막은 BPSG, PSG 또는 O3-TEOS 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 층간절연막은 상온 ∼ 450 ℃ 온도에서 형성된 PECVD 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 RIE, ICP, TCP, Helicon, Helical, ECR 또는 파라렐 플레이트 타입의 플라즈마를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 주식각 가스로 CF 계열이나 CHF 계열의 가스를 단독 또는 혼합하여 사용하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 보조 첨가 가스로 Ar, N2, CO, O2및 이들의 조합 중에서 선택된 임의의 한가지를 사용하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 보조 첨가 가스를 주식각 가스의 10 ∼ 100 퍼센트 범위로 조절하여 사용하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 압력을 1 ∼ 1000 mTorr 로 조절하고 전극의 온도를 0 ∼ 300 ℃ 로 조절하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 사용되는 식각 가스를 각각 1 ∼ 200 sccm 의 유량만큼만 사용하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 플라즈마 식각공정은 소오스 전력과 바이어스 전력을 각각 10 ∼ 3000 와트로 조절하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 습식 식각공정은 HF 용액이나 BOE 용액을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037722A KR100451989B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037722A KR100451989B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040002272A KR20040002272A (ko) | 2004-01-07 |
| KR100451989B1 true KR100451989B1 (ko) | 2004-10-08 |
Family
ID=37313975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0037722A KR100451989B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451989B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116815A (ja) * | 1996-10-08 | 1998-05-06 | Asahi Kasei Micro Syst Kk | 半導体装置にコンタクトホールを形成する方法 |
| KR0183764B1 (ko) * | 1995-12-05 | 1999-04-15 | 김광호 | 랜딩 패드 형성방법 |
| JP2000150648A (ja) * | 1998-11-12 | 2000-05-30 | Vanguard Internatl Semiconductor Corp | コンタクトホール形成方法 |
| KR20010028235A (ko) * | 1999-09-20 | 2001-04-06 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
| KR20010028501A (ko) * | 1999-09-21 | 2001-04-06 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
-
2002
- 2002-06-29 KR KR10-2002-0037722A patent/KR100451989B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0183764B1 (ko) * | 1995-12-05 | 1999-04-15 | 김광호 | 랜딩 패드 형성방법 |
| JPH10116815A (ja) * | 1996-10-08 | 1998-05-06 | Asahi Kasei Micro Syst Kk | 半導体装置にコンタクトホールを形成する方法 |
| JP2000150648A (ja) * | 1998-11-12 | 2000-05-30 | Vanguard Internatl Semiconductor Corp | コンタクトホール形成方法 |
| KR20010028235A (ko) * | 1999-09-20 | 2001-04-06 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
| KR20010028501A (ko) * | 1999-09-21 | 2001-04-06 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040002272A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| KR20040057534A (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR100451989B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100844935B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR20040038049A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100429008B1 (ko) | 반도체 장치의 콘택 홀 형성 방법 | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| KR100431815B1 (ko) | 반도체소자의 제조방법 | |
| KR100411026B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR0162140B1 (ko) | 콘택 홀 형성방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR100400322B1 (ko) | 반도체소자의 형성방법 | |
| KR100419745B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 | |
| KR100745057B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030058636A (ko) | 반도체소자의 형성방법 | |
| KR20050069575A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20060029007A (ko) | 반도체 소자 제조 방법 | |
| KR20050116665A (ko) | 반도체 소자의 형성 방법 | |
| KR20050002001A (ko) | 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법 | |
| KR20050067468A (ko) | 보이드로 인한 전기적 단락을 방지할 수 있는 반도체소자 및 그 제조 방법 | |
| KR20050066190A (ko) | 반도체소자의 콘택 형성방법 | |
| KR19990057377A (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR20020040270A (ko) | 반도체소자 콘택 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |