KR100399443B1 - 금속 배선 형성 방법 - Google Patents
금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100399443B1 KR100399443B1 KR10-2001-0037482A KR20010037482A KR100399443B1 KR 100399443 B1 KR100399443 B1 KR 100399443B1 KR 20010037482 A KR20010037482 A KR 20010037482A KR 100399443 B1 KR100399443 B1 KR 100399443B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal wiring
- forming
- tin layer
- tin
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 40
- 229910052782 aluminium Inorganic materials 0.000 abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 21
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000000873 masking effect Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 제 1 Ti/TiN층/알루미늄(Al)층/제 2 Ti/TiN층으로 적층된 금속 배선 형성 공정에 있어서, 상기 알루미늄층/제 2 Ti/TiN층을 제 1 산화막을 포함한 금속 배선 마스크를 사용하여 선택 식각한 후 그 측벽에 제 2 산화막 스페이서(Spacer)를 형성한 다음 상기 제 1 Ti/TiN층을 선택 식각하여 금속 배선을 형성하므로, 상기 제 2 산화막 스페이서의 마스킹(Masking)으로 상기 제 1 Ti/TiN층의 식각 공정 시 활성화된 플라즈마(Plasma)에 의해 각 층의 측벽이 훼손되는 현상을 방지하여 I-빔(Beam) 형태의 금속 배선 형성을 억제하므로 배선 저항의 증가 및 후속 공정에서 형성될 플러그(Plug)와의 접촉 면적 감소를 방지하여 소자의 특성 그리고 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 제 1 Ti/TiN층/알루미늄(Al)층/제 2 Ti/TiN층으로 적층된 금속 배선 형성 공정에 있어서, 상기 알루미늄층/제 2 Ti/TiN층을 제 1 산화막을 포함한 금속 배선 마스크를 사용하여 선택 식각한 후 그 측벽에 제 2 산화막 스페이서(Spacer)를 형성한 다음 금속 배선을 형성하여 소자의 특성 그리고 소자의 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 절연막에 의해 절연된 절연 기판(11) 상에 제 1 Ti/TiN층(13), 알루미늄(Al)층(15), 제 2 Ti/TiN층(17) 및 감광막(19)을 순차적으로 형성한다.
그리고, 상기 감광막(19)을 금속 배선이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
도 1b에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(19)을 마스크로 Cl2, BCl3및 N2를 식각 기체로 사용한 식각 공정에 의해 상기 제 2 Ti/TiN층(17)과 알루미늄층(15)을 선택 식각한다.
여기서, 상기 제 2 Ti/TiN층(17)과 알루미늄층(15)의 식각 공정 시 활성화된 플라즈마(Plasma)에 의해 각 층의 측벽이 훼손되며, 상기 제 2 Ti/TiN층(17)보다 알루미늄층(15)의 측벽이 더 많이 훼손된다.
도 1c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(19)을 마스크로 Cl2, BCl3및 N2를 식각 기체로 사용한 식각 공정에 의해 상기 제 2 Ti/TiN층(17)을 선택 식각하여 금속 배선을 형성하고, 상기 감광막(19)을 제거한다.
여기서, 상기 금속 배선 형성 공정 시 활성화된 플라즈마에 의해 각 층의 측벽이 훼손되어 I-빔(Beam) 형태의 금속 배선이 형성된다.
종래의 금속 배선 형성 방법은 제 1 Ti/TiN층/알루미늄층/제 2 Ti/TiN층으로 적층된 금속 배선 형성 공정에 있어서, 상기 제 1 Ti/TiN층/알루미늄층/제 2 Ti/TiN층을 금속 배선 마스크를 사용한 식각 공정 시 활성화된 플라즈마에 의해 각 층의 측벽이 훼손되어 I-빔(Beam) 형태의 금속 배선을 형성하므로 배선 저항이 증가하고 후속 공정에서 형성될 플러그(Plug)와의 접촉 면적이 축소되어 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 제 1 Ti/TiN층/알루미늄층/제 2 Ti/TiN층으로 적층된 금속 배선 형성 공정에 있어서, 상기 알루미늄층/제 2 Ti/TiN층을 제 1 산화막을 포함한 금속 배선 마스크를 사용하여 선택 식각한 후 그 측벽에 제 2 산화막 스페이서를 형성한 다음 상기 제 1 Ti/TiN층을 선택 식각하여 금속 배선을 형성하므로 상기 제 2 산화막 스페이서의 마스킹(Masking)으로 상기 제 1 Ti/TiN층의 식각 공정 시 활성화된 플라즈마에 의해 각 층의 측벽이 훼손되는 현상을 방지하여 I-빔(Beam) 형태의 금속 배선 형성을 억제하므로 배선 저항의 증가 및 후속 공정에서 형성될 플러그와의 접촉 면적 감소를 방지하여 소자의 특성 그리고 소자의 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 31 : 절연 기판 13, 33 : 제 1 Ti/TiN층
15, 35 : 알루미늄층 17, 37 : 제 2 Ti/TiN층
19, 39 : 감광막 41 : 제 2 산화막 스페이서
본 발명의 금속 배선 형성 방법은 절연된 기판 상에 제 1 베리어층, 금속 배선용 도전층, 제 2 베리어층 및 제 1 절연막을 순차적으로 형성하는 단계, 상기 제 1 절연막을 금속 배선 마스크를 사용하여 선택 식각하는 단계, 상기 제 1 절연막을 마스크로 상기 제 2 베리어층과 도전층을 선택 식각하는 단계, 상기 식각된 제 2 베리어층과 도전층 측벽에 제 2 절연막 스페이서를 형성하는 단계 및 상기 제 1 절연막과 제 2 절연막 스페이서를 마스크로 상기 제 1 베리어층을 선택 식각하여 금속 배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 2a에서와 같이, 절연막에 의해 절연된 절연 기판(31) 상에 제 1 Ti/TiN층(33), 알루미늄층(35), 제 2 Ti/TiN층(37), 제 1 산화막(38) 및 감광막(39)을 순차적으로 형성한다.
그리고, 상기 감광막(39)을 금속 배선이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
도 2b에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(39)을 마스크로 CxFy를 식각 기체로 사용한 식각 공정에 의해 상기 제 1 산화막(38)을 선택 식각한다.
도 2c에서와 같이, 상기 제 1 산화막(38)과 선택적으로 노광 및 현상된 감광막(39)을 마스크로 Cl2, BCl3및 N2를 식각 기체로 사용한 식각 공정에 의해 상기 제 2 Ti/TiN층(37)과 알루미늄층(35)을 선택 식각한다.
여기서, 상기 제 2 Ti/TiN층(37)과 알루미늄층(35)의 식각 공정 시 활성화된 플라즈마에 의해 각 층의 측벽이 훼손되며, 상기 제 2 Ti/TiN층(37)보다 알루미늄층(35)의 측벽이 더 많이 훼손된다.
도 2d에서와 같이, 상기 감광막(39)을 제거하고, 상기 선택 식각된 제 2 Ti/TiN층(37)과 알루미늄층(35)을 포함한 전면에 400 ∼ 600Å 두께의 제 2 산화막(41a)을 형성한다.
도 2e에서와 같이, 상기 제 2 산화막(41a)을 CxFy를 식각 기체로 사용한 에치백(Etch back)하여 상기 알루미늄층(35), 제 2 Ti/TiN층(37) 및 제 1 산화막(38) 측벽에 제 2 산화막 스페이서(41)를 형성한다.
도 2f에서와 같이, 상기 제 1 산화막(38)과 제 2 산화막 스페이서(41)를 마스크로 Cl2, BCl3및 N2를 식각 기체로 사용한 식각 공정에 의해 상기 제 1 Ti/TiN층(33)을 선택 식각하여 금속 배선을 형성한다.
여기서, 상기 제 1 Ti/TiN층(33)의 식각 공정 시 활성화된 플라즈마에 의해 각 층의 측벽이 훼손되는 현상을 상기 제 2 산화막 스페이서(41)의 마스킹으로 방지한다.
본 발명의 금속 배선 형성 방법은 제 1 Ti/TiN층/알루미늄층/제 2 Ti/TiN층으로 적층된 금속 배선 형성 공정에 있어서, 상기 알루미늄층/제 2 Ti/TiN층을 제 1 산화막을 포함한 금속 배선 마스크를 사용하여 선택 식각한 후 그 측벽에 제 2 산화막 스페이서를 형성한 다음 상기 제 1 Ti/TiN층을 선택 식각하여 금속 배선을 형성하므로, 상기 제 2 Ti/TiN층 상에 형성된 상기 제 1 산화막에 의해 금속 배선 마스크 역할의 감광막의 두께를 줄일 수 있고 또한 상기 제 2 산화막 스페이서의 마스킹으로 상기 제 1 Ti/TiN층의 식각 공정 시 활성화된 플라즈마에 의해 각 층의 측벽이 훼손되는 현상을 방지하여 I-빔(Beam) 형태의 금속 배선 형성을 억제하므로 배선 저항의 증가 및 후속 공정에서 형성될 플러그와의 접촉 면적 감소를 방지하여 소자의 특성 그리고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (1)
- 절연된 기판 상에 제 1 베리어층, 금속 배선용 도전층, 제 2 베리어층 및 제 1 절연막을 순차적으로 형성하는 단계;상기 제 1 절연막을 금속 배선 마스크를 사용하여 선택 식각하는 단계;상기 제 1 절연막을 마스크로 상기 제 2 베리어층과 도전층을 선택 식각하는 단계;상기 식각된 제 2 베리어층과 도전층 측벽에 제 2 절연막 스페이서를 형성하는 단계;상기 제 1 절연막과 제 2 절연막 스페이서를 마스크로 상기 제 1 베리어층을 선택 식각하여 금속 배선을 형성하는 단계를 포함하는 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037482A KR100399443B1 (ko) | 2001-06-28 | 2001-06-28 | 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037482A KR100399443B1 (ko) | 2001-06-28 | 2001-06-28 | 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001118A KR20030001118A (ko) | 2003-01-06 |
| KR100399443B1 true KR100399443B1 (ko) | 2003-09-29 |
Family
ID=27711792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037482A KR100399443B1 (ko) | 2001-06-28 | 2001-06-28 | 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399443B1 (ko) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275574A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | ドライエッチング方法 |
| JPH0786255A (ja) * | 1993-09-10 | 1995-03-31 | Sony Corp | アルミニウム系金属パターンの形成方法 |
| JPH07230984A (ja) * | 1994-02-17 | 1995-08-29 | Sony Corp | 積層配線のドライエッチング方法 |
| JPH07263425A (ja) * | 1994-03-25 | 1995-10-13 | Sony Corp | 積層配線のドライエッチング方法 |
| JPH07263420A (ja) * | 1994-03-23 | 1995-10-13 | Sony Corp | 積層配線のドライエッチング方法およびドライエッチング装置 |
| KR19990083608A (ko) * | 1998-04-30 | 1999-11-25 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| KR20000042668A (ko) * | 1998-12-26 | 2000-07-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
-
2001
- 2001-06-28 KR KR10-2001-0037482A patent/KR100399443B1/ko not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275574A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | ドライエッチング方法 |
| JPH0786255A (ja) * | 1993-09-10 | 1995-03-31 | Sony Corp | アルミニウム系金属パターンの形成方法 |
| JPH07230984A (ja) * | 1994-02-17 | 1995-08-29 | Sony Corp | 積層配線のドライエッチング方法 |
| JPH07263420A (ja) * | 1994-03-23 | 1995-10-13 | Sony Corp | 積層配線のドライエッチング方法およびドライエッチング装置 |
| JPH07263425A (ja) * | 1994-03-25 | 1995-10-13 | Sony Corp | 積層配線のドライエッチング方法 |
| KR19990083608A (ko) * | 1998-04-30 | 1999-11-25 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| KR20000042668A (ko) * | 1998-12-26 | 2000-07-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030001118A (ko) | 2003-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
| KR100374228B1 (ko) | 금속배선 형성 방법 | |
| KR100399443B1 (ko) | 금속 배선 형성 방법 | |
| KR100400302B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR100445060B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100390997B1 (ko) | 금속 배선 형성 방법 | |
| KR100578117B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| KR0162140B1 (ko) | 콘택 홀 형성방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR20030000219A (ko) | 반도체소자의 배선 형성방법 | |
| JP2002289688A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100390979B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030002525A (ko) | 금속 배선 형성 방법 | |
| KR100254566B1 (ko) | 반도체장치의콘택홀및그형성방법 | |
| KR0126877B1 (ko) | 실리사이드막 형성방법 | |
| KR20030000483A (ko) | 반도체소자의 제조방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100419745B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100451989B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100777365B1 (ko) | 금속배선 형성 방법 | |
| KR20020002679A (ko) | 금속 배선 형성 방법 | |
| KR20000015639A (ko) | 다층배선 형성 방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 | |
| KR20030045467A (ko) | 반도체 소자의 다층 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |