JP3156389B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3156389B2 JP3156389B2 JP25444392A JP25444392A JP3156389B2 JP 3156389 B2 JP3156389 B2 JP 3156389B2 JP 25444392 A JP25444392 A JP 25444392A JP 25444392 A JP25444392 A JP 25444392A JP 3156389 B2 JP3156389 B2 JP 3156389B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- void
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にフォトリソグラフィを利用する絶縁膜の加工
方法に関する。
関し、特にフォトリソグラフィを利用する絶縁膜の加工
方法に関する。
【０００２】
【従来の技術】フォトリソグラフィでは周知のとおり、
ウェハーに塗布したフォトレジスト膜を写真と同じ原理
で所望のパターンに形成し、その残された部分をマスク
として露出したウェハー表面をエッチングしたり、そこ
へ不純物を導入したりする。半導体装置のトレンドであ
る微細化の実現には先ず、フォトレジスト・パターンの
精密化が最重要であることは周知であるが、同時にその
マスク性が維持されなければならないことも言う迄もな
いことと思わる。
ウェハーに塗布したフォトレジスト膜を写真と同じ原理
で所望のパターンに形成し、その残された部分をマスク
として露出したウェハー表面をエッチングしたり、そこ
へ不純物を導入したりする。半導体装置のトレンドであ
る微細化の実現には先ず、フォトレジスト・パターンの
精密化が最重要であることは周知であるが、同時にその
マスク性が維持されなければならないことも言う迄もな
いことと思わる。
【０００３】次に、従来のフォトリソグラフィ技術につ
いて半導体メモリにおけるカバー膜の加工を例にあげて
説明する。
いて半導体メモリにおけるカバー膜の加工を例にあげて
説明する。
【０００４】トランジスタなどの回路素子が形成された
シリコン基板を酸化シリコン膜などの層間絶縁膜で被覆
し、スルーホールなどを形成する。次に、厚さ１μｍの
Ａｌ−Ｓｉ合金膜を堆積し、パターニングを行なって、
幅１μｍ、長さ約１ｍｍの複数のワード線を間隔１．２
μｍで並行配置して形成する。次に、パッシベーション
膜として、厚さ１μｍの酸窒化シリコン（シリコン オ
キシナイトライド（ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉ
ｄｅ））膜をプラズマＣＶＤ法で堆積する。このとき、
パッシベーション膜の段差被覆性が十分でないためにワ
ード線の間にボイドが発生し易い。このボイドはワード
線群の終端部に口のある横穴となる。また、ワード線群
が直角に屈曲する部分で天井に窓ができ易い。従って屈
曲部で終端すると大きな口が開く。次に、フォトレジス
ト膜を回転塗布法で形成する。このとき、ボイド、特に
横穴状のボイドにフォトレジストが流入してフォトレジ
スト膜中に気泡が発生する。次に、露光、現像を行な
い、パッシベーション膜のエッチングを行なうと、フォ
ドレジスト膜の厚さが減って気泡が破れ、その部分のパ
ッシベーション膜がエッチングされて損傷される。
シリコン基板を酸化シリコン膜などの層間絶縁膜で被覆
し、スルーホールなどを形成する。次に、厚さ１μｍの
Ａｌ−Ｓｉ合金膜を堆積し、パターニングを行なって、
幅１μｍ、長さ約１ｍｍの複数のワード線を間隔１．２
μｍで並行配置して形成する。次に、パッシベーション
膜として、厚さ１μｍの酸窒化シリコン（シリコン オ
キシナイトライド（ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉ
ｄｅ））膜をプラズマＣＶＤ法で堆積する。このとき、
パッシベーション膜の段差被覆性が十分でないためにワ
ード線の間にボイドが発生し易い。このボイドはワード
線群の終端部に口のある横穴となる。また、ワード線群
が直角に屈曲する部分で天井に窓ができ易い。従って屈
曲部で終端すると大きな口が開く。次に、フォトレジス
ト膜を回転塗布法で形成する。このとき、ボイド、特に
横穴状のボイドにフォトレジストが流入してフォトレジ
スト膜中に気泡が発生する。次に、露光、現像を行な
い、パッシベーション膜のエッチングを行なうと、フォ
ドレジスト膜の厚さが減って気泡が破れ、その部分のパ
ッシベーション膜がエッチングされて損傷される。
【０００５】
【発明が解決しようとする課題】このように、半導体装
置の微細化に伴い、フォトリソグラフィで加工する基板
表面のトポロジーが複雑化すると、ＣＶＤ法などで絶縁
膜を堆積する際にボイドが発生する。そうすると、絶縁
膜を加工するためのフォトレジスト膜のマスク性が不完
全となり、損傷された層間絶縁膜やカバー膜しか形成さ
れなくなる。層間絶縁膜の場合は絶縁不良を招く危険性
がある。カバー膜の場合は、通常の環境では半導体装置
の動作自体には何の影響がなくても、温度や湿度の高い
過酷な環境での信頼性の低下がひき起こされる原因とな
っている。
置の微細化に伴い、フォトリソグラフィで加工する基板
表面のトポロジーが複雑化すると、ＣＶＤ法などで絶縁
膜を堆積する際にボイドが発生する。そうすると、絶縁
膜を加工するためのフォトレジスト膜のマスク性が不完
全となり、損傷された層間絶縁膜やカバー膜しか形成さ
れなくなる。層間絶縁膜の場合は絶縁不良を招く危険性
がある。カバー膜の場合は、通常の環境では半導体装置
の動作自体には何の影響がなくても、温度や湿度の高い
過酷な環境での信頼性の低下がひき起こされる原因とな
っている。
【０００６】従って本発明の目的は、絶縁膜中のボイド
の悪影響を回避し信頼性を一層改善できる半導体装置の
製造方法を提供することにある。
の悪影響を回避し信頼性を一層改善できる半導体装置の
製造方法を提供することにある。
【０００７】
【課題を解決するための手段】 本発明の半導体装置の
製造方法は、半導体基板上に電極配線を選択的に形成し
たのち、電極配線が設けられた前記半導体基板上に第１
の絶縁膜を形成し、第１の絶縁膜の形成に付随して第１
の絶縁膜中にその側面のみが開口したボイドが形成され
る。次に、回転塗布法により第１の絶縁膜上に第２の絶
縁膜を形成して該ボイドが実質的に埋め込まれる。フォ
トリソグラフィを利用して前記第１の絶縁膜を選択的に
エッチングする。
製造方法は、半導体基板上に電極配線を選択的に形成し
たのち、電極配線が設けられた前記半導体基板上に第１
の絶縁膜を形成し、第１の絶縁膜の形成に付随して第１
の絶縁膜中にその側面のみが開口したボイドが形成され
る。次に、回転塗布法により第１の絶縁膜上に第２の絶
縁膜を形成して該ボイドが実質的に埋め込まれる。フォ
トリソグラフィを利用して前記第１の絶縁膜を選択的に
エッチングする。
【０００８】前記第１の絶縁膜がパッシベーション膜の
ときは、前記第２の絶縁膜としてポジ型フォトレジスト
膜を使用することができる。ポジ型フォトレジスト膜を
塗布法で形成し、全面露光をした後に現像することによ
り、前記ボイド部以外の箇所から除去する。続いてフォ
トリソグラフィを利用して前記パッシベーション膜をエ
ッチングしてカバー膜とする。
ときは、前記第２の絶縁膜としてポジ型フォトレジスト
膜を使用することができる。ポジ型フォトレジスト膜を
塗布法で形成し、全面露光をした後に現像することによ
り、前記ボイド部以外の箇所から除去する。続いてフォ
トリソグラフィを利用して前記パッシベーション膜をエ
ッチングしてカバー膜とする。
【０００９】
【作用】前記第１の絶縁膜中のボイドを実質的に埋め込
む工程を有しているので、前記フォトリソグラフィ工程
における前記ボイドの悪影響を回避できる。
む工程を有しているので、前記フォトリソグラフィ工程
における前記ボイドの悪影響を回避できる。
【００１０】
【実施例】図１を参照すると、本発明の第１の実施例
は、シリコン基板１の表面に選択的にフィールド酸化膜
（図示しない）を形成することにより素子形成領域を区
画し、トランジスタなどの回路素子を形成し、必要な電
極配線の一部を形成した半導体チップを用意する。図１
において、図示の便宜上、シリコン基板１に直接最上層
の層間絶縁膜２が被着されているが、実際にはフィール
ド酸化膜や下層の層間絶縁膜が設けらているのが、普通
である。次に、厚さ１μｍのＡｌ−Ｓｉ合金膜をスパッ
タ法で堆積し、パターニングにより電極配線３ａ，３ｂ
を形成する。電極配線３ｂは例えば半導体メモリにおけ
るワード線であり、幅は１μｍ、長さは約１ｍｍ、間隔
は１．２μｍである。
は、シリコン基板１の表面に選択的にフィールド酸化膜
（図示しない）を形成することにより素子形成領域を区
画し、トランジスタなどの回路素子を形成し、必要な電
極配線の一部を形成した半導体チップを用意する。図１
において、図示の便宜上、シリコン基板１に直接最上層
の層間絶縁膜２が被着されているが、実際にはフィール
ド酸化膜や下層の層間絶縁膜が設けらているのが、普通
である。次に、厚さ１μｍのＡｌ−Ｓｉ合金膜をスパッ
タ法で堆積し、パターニングにより電極配線３ａ，３ｂ
を形成する。電極配線３ｂは例えば半導体メモリにおけ
るワード線であり、幅は１μｍ、長さは約１ｍｍ、間隔
は１．２μｍである。
【００１１】次に、図２および図３に示すように、プラ
ズマＣＶＤ法で厚さ約１μｍの酸窒化シリコン膜４を堆
積する。酸窒化シリコン膜４の段差被覆性が十分でない
のでボイド５がしばしば発生する。そうして、並行配置
された複数の電極配線３ｂに終端部があるときは、その
終端部に口のある横穴状のボイド５１となり易い。次
に、ＨＭＤＳ（ヘキサメチルディシラザン（ｈｅｘａｍ
ｅｔｈｙｌｄｉｓｉｌａｚａｎｅ））による表面処理を
行なう。次に、波長４３６ｎｍのｇ線用で粘度約５０ｃ
ｐのポジ型フォドレジストを回転数約５００ｒｐｍで塗
布する。
ズマＣＶＤ法で厚さ約１μｍの酸窒化シリコン膜４を堆
積する。酸窒化シリコン膜４の段差被覆性が十分でない
のでボイド５がしばしば発生する。そうして、並行配置
された複数の電極配線３ｂに終端部があるときは、その
終端部に口のある横穴状のボイド５１となり易い。次
に、ＨＭＤＳ（ヘキサメチルディシラザン（ｈｅｘａｍ
ｅｔｈｙｌｄｉｓｉｌａｚａｎｅ））による表面処理を
行なう。次に、波長４３６ｎｍのｇ線用で粘度約５０ｃ
ｐのポジ型フォドレジストを回転数約５００ｒｐｍで塗
布する。
【００１２】次に、温度１００℃のホットプレートで約
４０秒間のベークを行なう。こうして、図４に示すよう
に、平坦部で厚さが約４μｍのポジ型フォトレジスト膜
６が形成される。前述したポジ型フォトレジスト膜の形
成工程において、横穴状のボイド５１内から空気が出て
きて気泡７が発生する。また、横穴状のボイド５１の入
口近傍はポジ型フォトレジスト膜で埋め込まれる。次
に、従来のように、露光、現像を行ない、酸窒化シリコ
ン膜４のエッチングを行なうと、ポジ型フォトレジスト
膜６の膜厚が減少して気泡７が破れ、局所的にマスク性
が失なわれることになる。本実施例ではポジ型フォトレ
ジスト膜６の形成後に、約１０秒間の全面露光を行な
う。次に、ＴＭＡＨ（テトラメチルアンモニウムハイド
ロオキサイド（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕ
ｍ ｈｙｄｒｏｘｉｄｅ））の希釈水溶液で現像を行な
う。このとき、図５に示すように、横穴状のボイド５１
の入口近傍にポジ型フォトレジスト膜６ａが残る。これ
は、酸窒化シリコン膜４で覆われているので露光が十分
に行なわれないこと、仮令十分に露光されていたとして
もボイド径が小さく殆んど除去不能と考えられることな
どの理由による。
４０秒間のベークを行なう。こうして、図４に示すよう
に、平坦部で厚さが約４μｍのポジ型フォトレジスト膜
６が形成される。前述したポジ型フォトレジスト膜の形
成工程において、横穴状のボイド５１内から空気が出て
きて気泡７が発生する。また、横穴状のボイド５１の入
口近傍はポジ型フォトレジスト膜で埋め込まれる。次
に、従来のように、露光、現像を行ない、酸窒化シリコ
ン膜４のエッチングを行なうと、ポジ型フォトレジスト
膜６の膜厚が減少して気泡７が破れ、局所的にマスク性
が失なわれることになる。本実施例ではポジ型フォトレ
ジスト膜６の形成後に、約１０秒間の全面露光を行な
う。次に、ＴＭＡＨ（テトラメチルアンモニウムハイド
ロオキサイド（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕ
ｍ ｈｙｄｒｏｘｉｄｅ））の希釈水溶液で現像を行な
う。このとき、図５に示すように、横穴状のボイド５１
の入口近傍にポジ型フォトレジスト膜６ａが残る。これ
は、酸窒化シリコン膜４で覆われているので露光が十分
に行なわれないこと、仮令十分に露光されていたとして
もボイド径が小さく殆んど除去不能と考えられることな
どの理由による。
【００１３】次に、再び前述と同様にＨＭＤＳ処理、ポ
ジ型フォトレジストの回転塗布および１００℃でのベー
キングを行ない、図６に示すようにポジ型フォトレジス
ト膜８を形成する。次に、図示しないポンディングパッ
ド上の酸窒化シリコン膜４を除去するための露光、現像
を行ない１２０℃、４分のベーキングを行ないエッチン
グ用のマスクを形成する。初めに形成したポジ型フォト
レジスト膜（図４の６）には多数の気泡が観察された
が、このマスクには殆んで見当らなかった。次に、四フ
ッ化炭素ＣＦ4 と酸素との混合ガスを使用してプラズマ
エッチングを行ない前述したボンディングパッド上の酸
窒化シリコン膜４を除去し、ポジ型フォトレジスト膜を
剥離液を用いて除去してカバー膜を得る。
ジ型フォトレジストの回転塗布および１００℃でのベー
キングを行ない、図６に示すようにポジ型フォトレジス
ト膜８を形成する。次に、図示しないポンディングパッ
ド上の酸窒化シリコン膜４を除去するための露光、現像
を行ない１２０℃、４分のベーキングを行ないエッチン
グ用のマスクを形成する。初めに形成したポジ型フォト
レジスト膜（図４の６）には多数の気泡が観察された
が、このマスクには殆んで見当らなかった。次に、四フ
ッ化炭素ＣＦ4 と酸素との混合ガスを使用してプラズマ
エッチングを行ない前述したボンディングパッド上の酸
窒化シリコン膜４を除去し、ポジ型フォトレジスト膜を
剥離液を用いて除去してカバー膜を得る。
【００１４】Ａｌ−Ｓｉ合金膜を溶かす、リン酸、硝酸
および酢酸の混合液（６０℃）に１０分間浸漬してもカ
バー膜下の電極配線の損傷は見られなかった。従って、
良好なカバー膜が形成でき、半導体装置の信頼性の一層
の改善が可能となる。
および酢酸の混合液（６０℃）に１０分間浸漬してもカ
バー膜下の電極配線の損傷は見られなかった。従って、
良好なカバー膜が形成でき、半導体装置の信頼性の一層
の改善が可能となる。
【００１５】カバー膜としては酸窒化シリコン膜のほ
か、窒化シリコン膜や酸化シリコン膜を用いることがで
きる。酸化シリコン膜の場合は紫外線をよく透過する
が、前述の理由によりボイドを実質的に埋め込むことは
可能である。
か、窒化シリコン膜や酸化シリコン膜を用いることがで
きる。酸化シリコン膜の場合は紫外線をよく透過する
が、前述の理由によりボイドを実質的に埋め込むことは
可能である。
【００１６】次に、本発明の第２の実施例について説明
する。
する。
【００１７】図２および図３を参照して説明した工程の
次に、ポリイミド前駆体を回転塗布法により被着し、１
３０℃程度のプリベークを行ない、図７に示すように、
ポリイミド膜９を形成する。ポリイミド膜９の厚さは、
横穴状のボイド５１の出口を塞ぐ程度でもよいが、平坦
化処理を兼ねるためボイド５１のある酸窒化シリコン膜
４の表面で１００ｎｍ程度になるようにしてもよい。ポ
リイミド膜９には、気泡７ａができる。次に、図８に示
すように、ポジ型フォトレジスト膜１０で表面を被覆
し、露光し、現像してエッチング用のマスクを形成す
る。続いて、このマスクで覆われていない部分のポリイ
ミド膜９を除去する。除去液はポジ型フォトレジスト膜
の現像液（ＴＭＡＨの希釈水溶液）でよい。次に、プラ
ズマエッチングにより酸窒化シリコン膜を選択的に除去
し、ポジ型フォトレジスト膜を剥離液を用いて除去し、
３５０℃程度の熱処理を行ないポリイミド膜の硬化を行
なってカバー膜を得る。ポリイミド膜９に気泡７ａがあ
ってもポジ型フォトレジスト膜のマスク性が損なわれる
ことはない。更に、酸窒化シリコン膜４とポリイミド膜
９との二層構造のカバー膜を形成できるので、より一層
の信頼性の改善が可能となる。
次に、ポリイミド前駆体を回転塗布法により被着し、１
３０℃程度のプリベークを行ない、図７に示すように、
ポリイミド膜９を形成する。ポリイミド膜９の厚さは、
横穴状のボイド５１の出口を塞ぐ程度でもよいが、平坦
化処理を兼ねるためボイド５１のある酸窒化シリコン膜
４の表面で１００ｎｍ程度になるようにしてもよい。ポ
リイミド膜９には、気泡７ａができる。次に、図８に示
すように、ポジ型フォトレジスト膜１０で表面を被覆
し、露光し、現像してエッチング用のマスクを形成す
る。続いて、このマスクで覆われていない部分のポリイ
ミド膜９を除去する。除去液はポジ型フォトレジスト膜
の現像液（ＴＭＡＨの希釈水溶液）でよい。次に、プラ
ズマエッチングにより酸窒化シリコン膜を選択的に除去
し、ポジ型フォトレジスト膜を剥離液を用いて除去し、
３５０℃程度の熱処理を行ないポリイミド膜の硬化を行
なってカバー膜を得る。ポリイミド膜９に気泡７ａがあ
ってもポジ型フォトレジスト膜のマスク性が損なわれる
ことはない。更に、酸窒化シリコン膜４とポリイミド膜
９との二層構造のカバー膜を形成できるので、より一層
の信頼性の改善が可能となる。
【００１８】本実施例において、酸窒化シリコン膜の代
りに窒化シリコン膜や酸化シリコン膜を使用してもよ
い。また、カバー膜の形成ばかりでなく、層間絶縁膜の
形成にも適用できる。
りに窒化シリコン膜や酸化シリコン膜を使用してもよ
い。また、カバー膜の形成ばかりでなく、層間絶縁膜の
形成にも適用できる。
【００１９】以上、横穴状のボイドを埋め込む場合につ
いて説明したが、天井のないあるいは天井に口のある竪
穴状のボイドでも同様の手順で実質的に埋め込むことが
できる。
いて説明したが、天井のないあるいは天井に口のある竪
穴状のボイドでも同様の手順で実質的に埋め込むことが
できる。
【００２０】
【発明の効果】以上説明したように本発明は、半導体チ
ップの所定の層間絶縁膜を選択的に電極配線で被覆した
のちボイドを伴なうことある第１の絶縁膜で被覆し、回
転塗布法で第２の絶縁膜を形成しボイドを実質的に埋め
込み、フォトリソグラフィを利用して第１の絶縁膜を加
工するので、第１の絶縁膜のボイドに基づく損傷のない
カバー膜や層間絶縁膜の形成が可能となり半導体装置の
信頼性の改善が可能となる。
ップの所定の層間絶縁膜を選択的に電極配線で被覆した
のちボイドを伴なうことある第１の絶縁膜で被覆し、回
転塗布法で第２の絶縁膜を形成しボイドを実質的に埋め
込み、フォトリソグラフィを利用して第１の絶縁膜を加
工するので、第１の絶縁膜のボイドに基づく損傷のない
カバー膜や層間絶縁膜の形成が可能となり半導体装置の
信頼性の改善が可能となる。
【図１】図１は本発明の第１の実施例の説明のための半
導体チップの一部分を示す断面斜視図である。
導体チップの一部分を示す断面斜視図である。
【図２】図１に対応する工程の次工程の説明のための断
面斜視図である。
面斜視図である。
【図３】図２における横穴状ボイド５１を示す断面図で
ある。
ある。
【図４】図２および図３に対応する工程の次工程の説明
のための断面図である。
のための断面図である。
【図５】図４に対応する工程の次工程の説明のための断
面図である。
面図である。
【図６】図５に対応する工程の次工程の説明のための断
面図である。
面図である。
【図７】本発明の第２の実施例の説明のための断面図で
ある。
ある。
【図８】図７に対応する工程の次工程の説明のための断
面図である。
面図である。
１ シリコン基板 ２ 層間絶縁膜 ３ａ，３ｂ 電極配線 ４ 酸窒化シリコン膜 ５ ボイド ５１ 横穴状のボイド ６，６ａ ポジ型フォトレジスト膜 ７，７ａ 気泡 ８ ポジ型フォトレジスト膜 ９ ポリイミド膜 １０ ポジ型フォトレジスト膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/318 H01L 21/316 H01L 21/312 H01L 21/3205 H01L 21/3213
Claims (4)
- 【請求項１】 半導体基板上に第１の電極配線を選択的
に形成する工程と、前記第１の電極配線が設けられた前
記半導体基板上に第１の絶縁膜を形成し前記第１の絶縁
膜の形成に付随して前記第１の絶縁膜中にその側面のみ
が開口したボイドが形成された工程と、回転塗布法によ
り前記第１の絶縁膜上に第２の絶縁膜を形成して該ボイ
ドが実質的に埋め込まれる工程と、フォトリソグラフィ
ーを利用して前記第１の絶縁膜を選択的にエッチングす
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第２の絶縁膜はフォトレジスト膜で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 半導体基板上に形成された層間絶縁膜を
選択的に被覆する電極配線を形成する工程と、前記電極
配線が設けられた層間絶縁膜をパッシベーション膜で被
覆しその被覆に付随して前記パッシベーション膜中にそ
の側面のみが開口したボイドが形成された工程と、回転
塗布法によりポジ型フォトレジスト膜を前記パッシベー
ション膜に被着させ全面露光を行なった後に現像を行な
うことによって該ボイドを実質的に埋め込む工程と、フ
ォトリソグラフィーを利用して前記パッシベーション膜
をエッチングしてカバー膜を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 前記パッシベーション膜は酸窒化シリコ
ン膜であることを特徴とする請求項３記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25444392A JP3156389B2 (ja) | 1991-10-07 | 1992-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25900791 | 1991-10-07 | ||
| JP3-259007 | 1991-10-07 | ||
| JP25444392A JP3156389B2 (ja) | 1991-10-07 | 1992-09-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206119A JPH05206119A (ja) | 1993-08-13 |
| JP3156389B2 true JP3156389B2 (ja) | 2001-04-16 |
Family
ID=26541684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25444392A Expired - Fee Related JP3156389B2 (ja) | 1991-10-07 | 1992-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156389B2 (ja) |
-
1992
- 1992-09-24 JP JP25444392A patent/JP3156389B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206119A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| US7012022B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| JPS633437A (ja) | 半導体装置の製造方法 | |
| JP3107047B2 (ja) | 半導体装置の製造方法 | |
| US6174824B1 (en) | Post-processing a completed semiconductor device | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| US20080070415A1 (en) | Method for burying resist and method for manufacturing semiconductor device | |
| JP2002270691A (ja) | 配線構造 | |
| JP3064575B2 (ja) | 多層配線形成法 | |
| JP2785752B2 (ja) | 半導体装置の製造方法 | |
| JPH05326718A (ja) | 半導体装置およびその製造方法 | |
| JP2002198370A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3033348B2 (ja) | 半導体装置の製造方法 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR100671561B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0161723B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR19990070955A (ko) | 반도체소자의 보호막을 재작업하는 방법 | |
| JPH0481323B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |