KR100671561B1 - 반도체 소자의 배선 형성방법 - Google Patents
반도체 소자의 배선 형성방법 Download PDFInfo
- Publication number
- KR100671561B1 KR100671561B1 KR1020040113148A KR20040113148A KR100671561B1 KR 100671561 B1 KR100671561 B1 KR 100671561B1 KR 1020040113148 A KR1020040113148 A KR 1020040113148A KR 20040113148 A KR20040113148 A KR 20040113148A KR 100671561 B1 KR100671561 B1 KR 100671561B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- barrier metal
- forming
- reflectance
- wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 31
- 239000010937 tungsten Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 239000000126 substance Substances 0.000 claims abstract description 20
- 238000007517 polishing process Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 239000012528 membrane Substances 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 목적은 콘택 플러그 형성 후 층간절연막과 배리어 금속막 사이의 계면 노출을 차단하여 배선 신뢰성을 향상시킬 수 있는 반도체 소자의 배선 형성방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 배선 형성방법은 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 기판을 일부 노출시키는 콘택홀을 형성하는 단계; 콘택홀 및 층간절연막 상에 배리어 금속막을 형성하는 단계; 콘택홀을 매립하도록 상기 배리어 금속막 상에 텅스텐막을 형성하는 단계; 및 배리어 금속막이 노출될 때까지 화학기계연마 공정에 의해 텅스텐막을 제거하여 콘택 플러그를 형성하는 단계를 포함하고, 화학기계연마 공정은 텅스텐막의 화학기계연마 공정 도중에 기판의 반사율을 측정하여 반사율이 배리어 금속막의 반사율을 나타내는 시점에서 정지한다.
배선, 콘택 플러그, 반사율, CMP, 배리어 금속막
Description
도 1a 내지 도 1c는 종래 반도체 소자의 배선 형성방법을 설명하기 순차적 공정 단면도.
도 2는 종래 반도체 소자의 배선에서 발생되는 문제를 나타낸 도면.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 순차적 공정 단면도.
도 4 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 배선의 콘택 플러그 형성 시 텅스텐막에 대한 화학기계연마(chemical mechanical polishing; CMP) 공정의 정지 시점을 설정하는 방법을 설명하기 위한 도면으로서,
도 4는 200Å 두께의 Ti막 상부에 TiN막을 증착한 경우 TiN막의 두께 변화에 따른 기판의 반사율을 측정한 그래프이고,
도 5는 400Å 두께의 TiN막 상부에 텅스텐막을 증착한 경우 텅스텐막의 두께 변화에 따른 기판의 반사율을 측정한 그래프이며,
도 6은 200Å의 Ti막 상부에 400Å의 TiN막과 3000Å의 텅스텐막을 증착한 상태에서 CMP 공정 진행에 따른 기판의 반사율을 나타낸 그래프.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 콘택 플러그를 적용한 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로, 배선 기술은 집적회로(Integrated Circuit; IC)에서 트랜지스터의 상호 연결회로, 전원공급 및 신호전달의 통로를 구현하는 기술을 말한다.
최근에는 반도체 소자의 고집적화에 따라 디자인룰(desigh rule)이 감소하고 콘택홀 또는 비아홀의 어스펙트비(aspect ratio)가 증가하면서 배선 형성 시 텅스텐과 같은 금속으로 콘택 플러그를 적용하고 있다.
이러한 콘택 플러그는 통상적으로 층간절연막에 콘택홀을 형성하고 콘택홀에 텅스텐막을 매립하고 텅스텐막을 서로 분리시켜 형성한다.
도 1a 내지 도 1c를 참조하여 상술한 콘택 플러그를 적용한 종래 반도체 소자의 배선 형성방법을 설명한다.
도 1a를 참조하면, 반도체 기판(10) 상에 층간절연막(20)을 형성하고, 포토리소그라피 및 식각 공정에 의해 층간절연막(20)을 패터닝하여 기판(10)을 일부 노출시키는 콘택홀(30)을 형성한다. 그 다음, 콘택홀(30) 및 층간절연막(20) 상에 Ti막(41)과 TiN막(42)을 순차적으로 증착하여 Ti막/TiN막의 적층 구조로 이루어진 배리어 금속막(40)을 형성한다. 그 후, 콘택홀(30)을 매립하도록 배리어 금속막(40) 상부에 플러그 물질막으로서 텅스텐막(50)을 증착한다.
도 1b를 참조하면, 화학기계연마(Chemical Mechanical Polishing; CMP) 공정 에 의해 층간절연막(20)의 표면이 노출되도록 텅스텐막(50)과 배리어 금속막(40)을 동시에 제거하여 하여 텅스텐막(50)을 서로 분리시켜 콘택 플러그(51)를 형성함과 동시에 인접 배선과의 단락(short)을 방지하기 위해 배리어 금속막(40)도 서로 분리시킨다.
도 1c를 참조하면, 기판(10) 전면 상에 배선 물질막으로서 알루미늄막을 증착하고, 포토리소그라피 및 식각 공정에 의해 패터닝하여, 콘택 플러그(51)를 통하여 기판(10)과 전기적으로 연결되는 배선(60)을 형성한다.
그런데, 상술한 종래 배선 형성방법에서는 콘택 플러그(51) 형성 시 인접 배선과의 단락을 방지하기 위해 CMP 공정에서 텅스텐막(50) 뿐만 아니라 배리어 금속막(40)도 동시에 제거하여 서로 분리시킨다.
이에 따라, 도 1b와 같이 콘택 플러그(51) 형성 후에 층간절연막(20)/Ti막(41)/TiN막(42) 사이의 계면들("A")이 노출되어 CMP 공정 시 사용되었던 화학액(chemical) 성분 및 수분 등이 계면들("A")을 통해 각각의 막 내부로 그대로 흡수된다.
이렇게 흡수된 화학액 성분 및 수분 등은 알루미늄막 증착 중의 열처리에 의해 제거되기도 하지만 일부는 완전히 제거되지 못하고 막 내부에 그대로 잔류하여, 후속 열처리 공정 시 배선(60) 쪽으로 배출되어(도 1c의 화살표 방향) 배선과 반응을 일으키거나 배선을 부식시킨다.
또한, 이러한 문제는 도 2의 "B"와 같이 배선 하부에 콘택 플러그가 많이 배치되는 경우 더욱 더 심하게 발생함으로써, 결국 배선의 신뢰성 저하를 유발한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 콘택 플러그 형성 후 층간절연막과 배리어 금속막 사이의 계면 노출을 차단하여 배선 신뢰성을 향상시킬 수 있는 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 배선 형성방법은 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 기판을 일부 노출시키는 콘택홀을 형성하는 단계; 콘택홀 및 층간절연막 상에 배리어 금속막을 형성하는 단계; 콘택홀을 매립하도록 상기 배리어 금속막 상에 텅스텐막을 형성하는 단계; 및 배리어 금속막이 노출될 때까지 화학기계연마 공정에 의해 텅스텐막을 제거하여 콘택 플러그를 형성하는 단계를 포함하고, 화학기계연마 공정은 텅스텐막의 화학기계연마 공정 도중에 기판의 반사율을 측정하여 반사율이 배리어 금속막의 반사율을 나타내는 시점에서 정지한다.
여기서, 배리어 금속막은 Ti막과 TiN막을 순차적으로 증착하여 형성하고, 이 경우 화학기계연마 공정은 반사율이 TiN막의 반사율을 나타내는 시점에서 정지한다.
또한, 콘택 플러그를 형성하는 단계 이후에, 기판 전면 상에 배선 물질막을 증착하는 단계; 및 배선 물질막과 배리어 금속막을 패터닝하여 배선을 형성하고 배리어 금속막을 서로 분리시키는 단계를 더욱 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 한다.
도 3a 내지 도 3c와 도 4 내지 도 6을 참조하여, 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명한다.
도 3a를 참조하면, 반도체 기판(110) 상에 층간절연막(120)을 형성하고, 포토리소그라피 및 식각 공정에 의해 층간절연막(120)을 패터닝하여 기판(110)을 일부 노출시키는 콘택홀(130)을 형성한다. 그 다음, 콘택홀(130) 및 층간절연막(120) 상에 물리기상증착(physical vapor deposition; PVD)에 의해 약 200Å 두께의 Ti막(141)과 약 400Å 두께의 TiN막(142)을 순차적으로 증착하여 Ti막/TiN막의 적층 구조로 이루어진 배리어 금속막(140)을 형성한다. 그 후, 콘택홀(130)을 매립하도록 배리어 금속막(140) 상부에 플러그 물질막으로서 텅스텐막(150)을 약 3000Å의 두께로 증착한다.
도 3b를 참조하면, 배리어 금속막(140)의 TiN막(142)이 노출될 때까지 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 TiN막(142) 상부의 텅스텐막(50)을 완전히 제거하여 텅스텐막(50)을 서로 분리시켜 콘택 플러그(51)를 형성한다. 이때, TiN막(142)의 노출 시점에서 CMP 공정이 정지됨에 따라, 콘택 플러그(151) 형성 후 층간절연막(120)/Ti막(141)/TiN막(142) 사이의 계면들이 노출되지 않으므로 각각의 막 내부로 CMP 공정 시 사용되었던 화학액(chemical) 성분 및 수분 등이 흡수되지 않게 되므로, 이러한 흡수로 인해 후속 열처리 공정 시 야기되었던 배선과의 반응 및 배선의 부식 등을 방지할 수 있다.
여기서, CMP 공정의 정지 시점을 정확하게 조절하는 것이 중요한데, 본 실시 예에서는 예컨대 436㎚의 동일 파장의 광에서 TiN막(142)이 하부의 Ti막(141)과 상부의 텅스텐막(150)에 비해 현저하게 낮은 반사율(reflectance)을 갖는다는 점을 이용하여, 텅스텐막(150)의 CMP 공정 도중에 기판(110)의 반사율을 측정하고 반사율이 가장 낮게 측정되는 시점, 즉 TiN막(142)의 반사율이 측정되는 시점을 텅스텐막(150)이 완전히 제거되어 TiN막(142)이 노출되는 시점으로 판단하여 CMP 공정을 정지한다.
즉, 도 4는 200Å 두께의 Ti막 상부에 TiN막을 증착한 경우 파장이 436㎚인 광을 이용하여 TiN막의 두께 변화에 따른 기판의 반사율을 측정한 그래프로서, 도 4에 나타낸 바와 같이, TiN막의 두께가 얇을수록 하부의 Ti막의 반사율이 반영되어 반사율이 증가함을 알 수 있다.
또한, 도 5는 400Å 두께의 TiN막 상부에 텅스텐막을 증착한 경우 파장이 436㎚인 광을 이용하여 텅스텐막의 두께 변화에 따른 기판의 반사율을 측정한 그래프로서, 도 5에 나타낸 바와 같이, 텅스텐막이 초기의 두꺼운 상태에서는 그레인 사이즈(grain size) 증가에 따른 표면 거칠기(roughness)로 인해 낮은 반사율을 가지나 두께가 얇아지면서 반사율이 증가하다가 두께가 더 얇아지게 되면 하부의 TiN막의 반사율이 반영되어 반사율이 다시 낮아짐을 알 수 있다.
따라서, 200Å의 Ti막(141) 상부에 400Å의 TiN막(142)과 3000Å의 텅스텐막(150)을 증착한 상태에서 CMP 공정 중에 기판(110)의 반사율을 측정해 보면 도 6과 같은 결과를 얻을 수 있고, 이를 통해 가장 낮은 반사율을 보이는 시점, 즉 400Å의 TiN막(142)의 반사율이 측정되는 시점이 텅스텐막이 완전히 제거되어 TiN막이 노출되는 시점임을 확인할 수 있다.
여기서, CMP 공정 중 기판(110)의 반사율은, 도시되지는 않았지만 CMP 장치의 연마 패드가 부착되는 연마 테이블에 웨이퍼(기판)의 진행 방향으로 여러 개의 투명 창을 내고, 투명 창에 웨이퍼 검출 센서(wafer detection sensor)와 반사율 측정장치를 동시에 내장한 장치를 이용하여 웨이퍼가 연마 테이블을 통과할 때 측정하며, CMP 공정은 반사율 검출 장치를 통해 원하는 반사율이 검출되었을 때 정지한다.
이와 같이, 콘택 플러그(151)를 형성한 후에는, 도 3c에 도시된 바와 같이, 기판(110) 전면 상에 배선 물질막으로서 알루미늄막을 증착하고, 포토리소그라피 및 식각 공정에 의해 알루미늄막과 배리어 금속막(140)을 패터닝하여 알루미늄막의 배선(160)을 형성하고 배리어 금속막(140)도 서로 분리시켜 인접 배선과의 단락을 방지한다.
상술한 바와 같이, 본 발명은 배리어 금속막의 TiN막의 낮은 반사율을 이용하여 반사율이 가장 낮은 시점에서 텅스텐막의 CMP 공정을 정지함으로써, 텅스텐막의 콘택 플러그 형성 후 층간절연막과 배리어 금속막 사이의 계면 노출을 방지한다.
이에 따라, 계면을 통해 각각의 막 내부로 CMP 공정 시 사용되었던 화학액 성분 및 수분 등이 흡수하는 것을 근본적으로 차단할 수 있으므로, 후속 열처리 공정 시 화학액 성분 및 수분 등에 의한 배선과의 반응 및 배선의 부식 등을 효과적 으로 방지하여 배선의 우수한 신뢰성을 확보할 수 있다.
그 결과, 반도체 소자의 특성 및 신뢰성을 개선할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (4)
- 반도체 기판 상에 층간절연막을 형성하는 단계;상기 층간절연막을 식각하여 상기 기판을 일부 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 및 층간절연막 상에 배리어 금속막을 형성하는 단계;상기 콘택홀을 매립하도록 상기 배리어 금속막 상에 텅스텐막을 형성하는 단계;상기 배리어 금속막이 노출될 때까지 화학기계연마 공정에 의해 상기 텅스텐막을 제거하여 콘택 플러그를 형성하는 단계;상기 기판 전면 상에 배선 물질막을 증착하는 단계; 및상기 배선 물질막과 상기 배리어 금속막을 패터닝하여 배선을 형성하는 단계를 포함하고,상기 화학기계연마 공정은 상기 텅스텐막의 화학기계연마 공정 도중에 상기 기판의 반사율을 측정하여 상기 반사율이 상기 배리어 금속막의 반사율을 나타내는 시점에서 정지하는 반도체 소자의 배선 형성방법.
- 제 1 항에 있어서,상기 배리어 금속막은 Ti막과 TiN막을 순차적으로 증착하여 형성하는 반도체 소자의 배선 형성방법.
- 제 2 항에 있어서,상기 화학기계연마 공정은 상기 반사율이 상기 TiN막의 반사율을 나타내는 시점에서 정지하는 반도체 소자의 배선 형성방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113148A KR100671561B1 (ko) | 2004-12-27 | 2004-12-27 | 반도체 소자의 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113148A KR100671561B1 (ko) | 2004-12-27 | 2004-12-27 | 반도체 소자의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060074418A KR20060074418A (ko) | 2006-07-03 |
| KR100671561B1 true KR100671561B1 (ko) | 2007-01-19 |
Family
ID=37167180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040113148A KR100671561B1 (ko) | 2004-12-27 | 2004-12-27 | 반도체 소자의 배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100671561B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980005570A (ko) * | 1996-06-28 | 1998-03-30 | 김주용 | 반도체 소자의 플러그(Plug) 형성 방법 |
| JPH10214834A (ja) * | 1997-01-28 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 埋め込み配線の形成方法 |
-
2004
- 2004-12-27 KR KR1020040113148A patent/KR100671561B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980005570A (ko) * | 1996-06-28 | 1998-03-30 | 김주용 | 반도체 소자의 플러그(Plug) 형성 방법 |
| JPH10214834A (ja) * | 1997-01-28 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 埋め込み配線の形成方法 |
Non-Patent Citations (2)
| Title |
|---|
| 1019980005570 * |
| 10214834 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060074418A (ko) | 2006-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101328862B1 (ko) | 반도체집적회로장치 및 반도체집적회로장치의 제조 방법 | |
| US6951781B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100671561B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
| KR100465761B1 (ko) | 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법 | |
| KR100478483B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100571409B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| KR100457044B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100668960B1 (ko) | 반도체 소자의 금속 배선 및 그의 형성 방법 | |
| KR100568794B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100403351B1 (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 | |
| KR100835428B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR0179564B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100607748B1 (ko) | 반도체소자의 연결배선 제조 방법 | |
| JPH08250481A (ja) | 半導体装置及び絶縁膜ドライエッチング方法 | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100671560B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100714052B1 (ko) | 다마신 금속배선구조 및 그 제조방법 | |
| KR100591134B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| KR100613385B1 (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |