KR100273167B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100273167B1
KR100273167B1 KR1019980043622A KR19980043622A KR100273167B1 KR 100273167 B1 KR100273167 B1 KR 100273167B1 KR 1019980043622 A KR1019980043622 A KR 1019980043622A KR 19980043622 A KR19980043622 A KR 19980043622A KR 100273167 B1 KR100273167 B1 KR 100273167B1
Authority
KR
South Korea
Prior art keywords
aluminum
metal
metal wiring
film
wiring
Prior art date
Application number
KR1019980043622A
Other languages
English (en)
Other versions
KR20000026193A (ko
Inventor
이복형
Original Assignee
황인길
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체주식회사 filed Critical 황인길
Priority to KR1019980043622A priority Critical patent/KR100273167B1/ko
Publication of KR20000026193A publication Critical patent/KR20000026193A/ko
Application granted granted Critical
Publication of KR100273167B1 publication Critical patent/KR100273167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다층 배선 공정에서 금속 배선을 형성하는 방법에 관한 것으로, 금속막인 알루미늄이나 알루미늄 합금의 금속 배선 형성을 위한 식각후 알루미늄 금속 배선이 대기 중에 노출시 수산화기에 의해 부식되는 것을 방지하고, 금속막 식각후 인-시투 애싱 공정을 하지 않고 알루미늄 금속 배선의 염소 이온에 의한 부식되는 것을 방지하기 위한 것으로, 금속막 식각후 200 ~ 250℃의 고온 열처리 공정을 통해 감광막과 폴리머를 플로잉 시켜 금속 배선을 완전히 감싸게 하는 것을 특징으로 한다. 이와 같이 금속 배선을 완전히 감싸게 하여 대기와 차단함으로써, 염소 이온과 수산화기에 이한 알루미늄의 부식을 방지하고, 인-시투 애싱 공정을 하지 않음으로 해서 인-시투 애싱 구조 장치의 설치에 따른 비용을 절감할 수 있고 금속 식각 장치의 구조를 단순하게 한다

Description

반도체 소자의 금속 배선 형성 방법
본 발명은 다층 배선 구조의 형성 방법에 관한 것으로, 더욱 상세하게는 다층 배선 공정에서 금속 배선을 형성하는 방법에 관한 것이다.
일반적으로 다층 배선 기술은 집적 회로에서의 배선을 다층화하여, 기판내에 배치된 각 소자간의 조합에 자유도를 주어, 고밀도의 디바이스를 형성시키기 위해서 중요한 방법이다. 디바이스의 집적도를 높이기 위해서, 각 소자의 디멘션을 축소시켜 가면, 칩 위에서는 그들을 결선하는 금속 패턴이 둘러쳐져서, 배선 영역에서 전 에어리어(area)의 대략 10%가 차지되게 된다. 배선 패턴폭을 축소하는 것으로는 전류 용량이나 배선 저항 위에서 한계가 있어, 다층화 기술이 대단히 유효한 방법이다.
이러한 다층 배선을 형성하기 위한 종래의 방법을 첨부된 도 1을 참조하여 설명한다.
도 1에 도시한 바와 같이 하부 도전막(1) 위에 절연막(2)을 증착하고, 그 상부에 알루미늄(Al)(3)을 스퍼터링(sputtering)으로 증착한 후, 그 위에 감광막(4)을 도포하고, 금속 배선 패턴이 형성된 마스크를 통하여 감광막을 노광 현상하여 금속 배선 형성을 위한 감광막 패턴(4)을 형성한다. 그리고, 알루미늄(3)을 감광막 패턴(4)을 마스크로 한 플라즈마 식각에 의해 절연막(2)을 정지 식각막으로 하여 제거하여 금속 배선 패턴(3)을 형성하면, 금속 배선 패턴이 형성된 알루미늄(3)의 측면에 메탈-폴리머(metal-polymer)(5)가 형성된다.
이때, 금속 배선 패턴이 형성된 알루미늄(3)은 금속막 식각시 주 반응 가스가 염소 이온(Cl-)이므로 염소 이온이 폴리머(polymer)나 감광막 등에 많이 포함되어 있다가 대기 중의 습기와 반응하여 염산(HCl)을 형성한 다음, 이 염산이 알루미늄과 반응해서 염화알루미늄(AlCl3)(6)을 형성하여 부식이 진행되는 문제가 있다. 이와 같은 염소 이온에 의한 부식을 방지하기 위한 방법 중의 하나로 인-시투 애싱(in-situ ashing) 공정에 의해 감광막을 벗기고 헹굼(rinse)을 해서 잔유 염소 이온을 제거하는 방법이 있다.
그러나, 이러한 종래의 방법은 인-시투 애싱 공정후 금속 배선이 형성된 알루미늄이 대기 중에 노출시 대기 중의 수산화기(OH-)에 의해 수산화알루미늄(Al(OH)3)이 형성되어 부식이 진행되는 문제점이 있다. 또한, 종래의 염소 이온에 의한 알루미늄의 부식을 방지하는 방법은 인-시투 애싱 구조 장치가 필요하여 이에 따른 비용의 증가와 금속 식각 장치 구조가 복잡해진다는 단점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 알루미늄 금속 배선이 대기 중에 노출시 수산화기에 의한 부식과, 금속막 식각후 인-시투 애싱 공정을 하지 않고 알루미늄 금속 배선의 염소 이온에 의한 부식을 방지하는 것이다.
도 1은 종래 반도체 소자의 금속 배선 형성 방법에 따라 형성된 다층 배선층의 일부분을 도시한 단면도이고,
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 의해 다층 배선층을 제조하는 방법을 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 금속막 식각후 고온 열처리 공정을 함으로써 감광막과 폴리머를 플로잉(flowing) 시켜 알루미늄의 금속 배선을 대기와 차단되게 완전히 감싸게 하고 감광막 제거를 위한 애싱 공정을 하지 않는 것을 특징으로 한다.
이하, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따라 다층 배선 공정에서 알루미늄이나 알루미늄 합금(Al-alloy)의 금속 배선을 형성하는 공정을 순서에 따라 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이 실리콘 웨이퍼나 하부 배선층 등의 하부 도전막(21) 위에 후속 공정의 금속 배선층과 절연을 위하고 평탄화를 위해 TEOS(tetraethyl orthosilicate), SOG(spin on glass), TEOS를 순차적으로 증착하여 TEOS-SOG-TEOS 적층 구조의 절연막(22)을 형성한 후, 그 상부에 금속막으로 알루미늄(23)을 스퍼터링에 의해 증착한다.
이러한 금속막으로 알루미늄은 실리콘 등에 대한 접착력이 우수하고, 도핑된 n+, p+실리콘과 오믹(ohmic) 저항 특성을 지니며, 전기 비저항 값이 타 금속들에 비해 비교적 낮다는 장점들로 인해 반도체의 금속 배선 재료로서 가장 널리 사용되어온 재료이다. 그러나, 융점이 660℃로 낮은 특징으로 인해 EM(electro-migration), SM(stress-migration), 접합 스파킹(junction spiking) 등의 현상을 공정 중에 유발하여 소자의 신뢰성에 악 영향을 미칠 수 있다. 이러한 현상들을 방지하기 위하여, 알루미늄에 구리나 실리콘을 첨가한 알루미늄 합금을 사용하는 것이 일반적이다.
따라서, 금속막으로 알루미늄이나 알루미늄 합금(23)을 증착한 후, 그 위에 감광막(24)을 도포하고, 금속 배선 패턴이 형성된 마스크를 통하여 감광막을 노광 현상하여 금속 배선 형성을 위한 감광막 패턴(24)을 형성한다.
그 다음, 도 2b에 도시한 바와 같이 금속막인 알루미늄이나 알루미늄 합금(23)을 감광막 패턴(24)을 마스크로 한 플라즈마 식각에 의해 TEOS-SOG-TEOS 적층 구조의 절연막(22)을 정지 식각막으로 하여 제거한다. 이 때, 금속 배선 패턴이 형성된 알루미늄이나 알루미늄 합금(23)의 측면에 식각에 사용된 반응 가스와 알루미늄(23)과의 재결합에 의해 메탈-폴리머(25)가 형성된다.
이후, 도 2c에 도시한 바와 같이 200 ~ 250℃의 고온 열처리 공정에서 감광막 패턴(24)과 메탈-폴리머(25)를 플로잉 시켜 금속 배선인 알루미늄이나 알루미늄 합금(23)를 완전히 감싸게 한다(26).
이와 같이 본 발명은 감광막과 메탈-폴리머를 플로잉 시켜 금속 배선을 완전히 감싸게 하여 대기와 차단되게 함으로써 염소 이온과 수산화기에 의한 알루미늄의 부식을 방지하고, 인-시투 애싱 공정을 하지 않음으로 해서 인-시투 애싱 구조 장치의 필요에 따른 비용을 절감할 수 있고 금속 식각 장치 구조를 단순하게 한다.

Claims (2)

  1. 다층 배선 공정에서 금속 배선을 형성하는 방법에 있어서,
    하부 도전막 위에 절연막을 증착하고, 그 상부에 알루미늄이나 알루미늄 합금을 증착하는 단계와;
    상기 알루미늄이나 알루미늄 합금 위에 감광막을 도포하고, 금속 배선 형성을 위한 감광막 패턴을 형성하는 단계와;
    상기 감광막 패턴을 마스크로 해서 알루미늄이나 알루미늄 합금을 식각하여 상부 배선층을 형성하는 단계와;
    상기 감광막 패턴과 상기 식각 공정에 의해 형성된 메탈-폴리머를 고온 열처리 공정에 의해 플로잉 시켜 상기 상부 배선층을 완전히 감싸게 하는 단계;
    로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 감광막과 메탈-폴리머를 고온 열처리하는 단계에서 열처리 온도를 200 ~ 250℃로 하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1019980043622A 1998-10-19 1998-10-19 반도체 소자의 금속 배선 형성 방법 KR100273167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980043622A KR100273167B1 (ko) 1998-10-19 1998-10-19 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980043622A KR100273167B1 (ko) 1998-10-19 1998-10-19 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20000026193A KR20000026193A (ko) 2000-05-15
KR100273167B1 true KR100273167B1 (ko) 2001-01-15

Family

ID=19554470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043622A KR100273167B1 (ko) 1998-10-19 1998-10-19 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100273167B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744003B1 (ko) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20000026193A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
JP2003133415A (ja) 半導体素子の導電配線形成方法
JP2010508673A (ja) 終端アルミニウム金属層のないメタライゼーション層積層体
JP2009503852A (ja) ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
US6413863B1 (en) Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US20090170305A1 (en) Method for improving electromigration lifetime for cu interconnect systems
US8030779B2 (en) Multi-layered metal interconnection
KR100273167B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100595330B1 (ko) 반도체 소자의 금속배선 형성방법
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
KR100605942B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
KR100850075B1 (ko) 반도체 소자 제조 방법
KR100681676B1 (ko) 반도체 소자의 패드 형성 방법
KR20030054791A (ko) 반도체 소자의 퓨즈 형성 방법
JPH08181146A (ja) 半導体装置の製造方法
KR100303796B1 (ko) 반도체장치의금속배선형성방법
KR100607748B1 (ko) 반도체소자의 연결배선 제조 방법
KR100408182B1 (ko) 구리 배선용 장벽층 형성 방법
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR100209596B1 (ko) 반도체소자의 배선 형성방법
KR0170912B1 (ko) 반도체소자의 금속배선 형성방법
KR100316030B1 (ko) 반도체장치의알루미늄배선형성방법
KR100264818B1 (ko) 반도체 장치의 고신뢰성을 갖는 비어 형성방법
KR100735630B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee