KR100605942B1 - 반도체 소자용 금속 배선의 후처리 방법 - Google Patents

반도체 소자용 금속 배선의 후처리 방법 Download PDF

Info

Publication number
KR100605942B1
KR100605942B1 KR1020040055548A KR20040055548A KR100605942B1 KR 100605942 B1 KR100605942 B1 KR 100605942B1 KR 1020040055548 A KR1020040055548 A KR 1020040055548A KR 20040055548 A KR20040055548 A KR 20040055548A KR 100605942 B1 KR100605942 B1 KR 100605942B1
Authority
KR
South Korea
Prior art keywords
metal wiring
post
plasma
semiconductor device
film
Prior art date
Application number
KR1020040055548A
Other languages
English (en)
Other versions
KR20060006487A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040055548A priority Critical patent/KR100605942B1/ko
Priority to US11/183,093 priority patent/US7365017B2/en
Publication of KR20060006487A publication Critical patent/KR20060006487A/ko
Application granted granted Critical
Publication of KR100605942B1 publication Critical patent/KR100605942B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자용 금속 배선의 후처리 방법에 관한 것으로, 보다 자세하게는 알루미늄 및 그 합금을 포함한 반도체 소자의 금속 배선 형성시 발생하는 폴리머를 효과적으로 제거하고 금속 배선의 부식을 방지하기 위한 반도체 소자용 금속 배선의 후처리 방법에 관한 것이다.
본 발명의 상기 목적은 금속 배선 표면에 존재하는 염소기 및 염소화합물을 H2O 플라즈마를 이용하여 제거하고 금속 배선 패터닝시 발생한 폴리머를 플라즈마가 아닌 H2O와 HF 가스를 이용하여 제거함으로써 달성된다.
따라서, 본 발명의 반도체 소자용 금속 배선의 후처리 방법은 금속 배선의 부식을 방지하고 폴리머를 효과적으로 제거함으로써 반도체 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.
금속 배선, 알루미늄, 폴리머(Polymer), H2O, HF, 부식

Description

반도체 소자용 금속 배선의 후처리 방법{Method for post-treating metal interconnects of semiconductor devices}
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자용 금속 배선의 후처리 방법을 나타낸 단면도.
도 2a 및 도 2d는 본 발명에 의한 반도체 소자용 금속 배선의 후처리 방법을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 기판 102, 202 : 산화막
104, 204 : 배리어막 106, 206 : 금속막(Al)
108, 208 : 반사방지막 110, 210 : 포토레지스트
112, 212 : 폴리머 216 : 염화수소(HCl)
본 발명은 반도체 소자용 금속 배선의 후처리 방법에 관한 것으로, 보다 자 세하게는 알루미늄 및 그 합금을 포함한 반도체 소자의 금속 배선 형성시 발생하는 염소기 및 염소화합물을 H2O 플라즈마를 이용하여 제거하여 금속 배선의 부식을 방지하고, 금속 배선 형성시 발생한 폴리머를 H2O와 HF 가스를 이용하여 보다 효과적으로 제거하여 반도체 소자의 신뢰성 및 수율을 증진시킬 수 있는 반도체 소자용 금속 배선의 후처리 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 발전에 따라 반도체 소자 제조 기술도 비약적으로 발전하고 있다. 상기 반도체 소자는 집적도, 미세화, 동작속도 등을 향상시키는 방향으로 기술이 발전하고 있다.
초대규모 집적회로(VLSI: Very Large-Scale Integration)와 같은 고집적 회로의 배선 재료로서 전기전도도가 우수하고 값이 싼 알루미늄(Al) 또는 알루미늄 합금이 많이 사용되고 있다.
일반적으로, 알루미늄 금속 배선 형성 공정은 알루미늄막을 형성하는 단계, 알루미늄막 상부에 포토레지스트를 도포하고 패터닝하는 단계, 염소(Cl)기를 포함하는 플라즈마를 이용하여 포토레지스트로 덮여 있지 않은 노출된 알루미늄막을 식각하는 단계 및 포토레지스트를 제거하는 스트립(Strip) 단계를 포함하는 일련의 공정을 거쳐 수행하고 있다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자용 금속 배선의 후처리 방법을 나타낸 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 산화막(102), 배리어막(Barrier, 104), 알 루미늄막(106), 반사방지막(Antireflective coating, 108)이 순차적으로 형성된 기판(100)의 상부에 포토레지스트를 코팅하고 패터닝한 후 상기 패터닝된 포토레지스트(110)를 마스크로 하여 알루미늄막(106)을 염소를 포함하는 플라즈마를 이용하여 건식 식각한다. 이때, 염소가 상기 알루미늄막(106) 및 포토레지스트(110)와 반응하여 염소가 함유된 폴리머(Polymer, 112)가 형성되어 알루미늄막(106)의 표면에 부착된다.
다음, 도 1b에 도시된 바와 같이, 상기 포토레지스트(110)를 제거하는 스트립 공정을 진행한다. 상기 포토레지스트(110) 제거시 일부 폴리머는 제거되나 여전히 알루미늄막(106)의 표면에 남아있게 된다. 이러한 폴리머(112)가 공기 중에 노출되면 공기 중의 수분(H2O)과 염소가 반응하여 염화수소(HCl)가 형성되고 이 염화수소는 알루미늄막(106)을 부식시켜 반도체 소자의 전기적 특성을 열화시키거나 심할 경우 단선 등의 불량을 유발하는 원인이 되고 있으며, 잔존하는 폴리머(112) 또한 후속 공정에서 불량의 원인이 되어 반도체 소자의 수율을 저하시키고 있다.
이러한 부식 원인 및 폴리머를 제거하기 위한 후처리 방법으로는, 첫째 탈이온수(Deionized water)로 씻어내는 방법, 둘째 열처리 공정으로 증발시키는 방법, 세째 불소(F)를 함유한 플라즈마를 이용하는 방법 등이 있다.
그러나, 상기 첫번째 방법은 폴리머 제거 효과가 미약할 뿐만 아니라 장기적으로 알루미늄 배선의 부식을 방지하지 못하며, 두번째 방법은 알루미늄의 낮은 융점으로 인해 열처리 온도가 300℃를 넘을 경우 힐락(Hillock), 세그리게이션(Segregation), 재결정화(Recrystallization) 등이 발생하는 문제점이 있다.
세번째 방법은, 대한민국 공개특허 제2000-0027241호에 개시되어 있듯이, 불소를 함유한 식각 가스로 폴리머를 식각한 후에 애싱 공정으로 남아 있는 폴리머 및 포토레지스트를 제거하는 방법이다. 그러나, 도 1c에 도시한 바와 같이, 이러한 후처리 공정은 불소 플라즈마에 의해 배리어막인 TiN 또는 TiW의 언더컷(Undercut, 114)이 발생하고 하부 산화막의 과도한 손상(114)을 유발하며 알루미늄이 AlF3로 변환되어 반도체 소자의 신뢰성을 현저하게 떨어뜨리는 문제가 존재한다.
좀 더 개선된 반도체 소자 제조 공정에서는 공기에 노출된 염소와 수분이 반응하는 것을 억제하기 위해 식각 장비에 애싱 챔버(Ashing chamber)를 설치하여 연속적(In-situ)으로 포토레지스트 스트립 공정을 진행하고 있으며 불소를 함유한 플라즈마를 이용하여 폴리머를 제거하기 전에 H2O 플라즈마를 이용하여 염화수소를 형성한 후에 펌핑으로 배기함으로써 폴리머 또는 알루미늄 표면에 존재하는 염소기를 제거하고 있다.
그러나, 불소를 함유한 플라즈마를 이용하기 때문에 상술한 바와 같은 문제가 여전히 존재한다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으 로, H2O 플라즈마를 이용하여 폴리머 및 금속막 표면에 존재하는 염소기를 제거한 이후 플라즈마가 아닌 H2O와 HF 가스를 이용하여 폴리머를 효과적으로 제거할 뿐만 아니라 배리어 금속막의 언더컷, 산화막의 손상 및 금속막의 변형을 방지하여 반도체 소자의 신뢰성과 수율을 향상시키기 위한 반도체 소자용 금속 배선의 후처리 방법를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 A) 소정 패턴의 포토레지스트 하부에 존재하는 금속막을 식각하는 단계, (B) H2O 플라즈마를 이용하여 상기 패터닝된 금속막 표면에 존재하는 염소기를 제거하는 단계, (C) 상기 포토레지스트를 제거하는 스트립 단계 및 (D) 상기 금속막 패터닝시 발생한 폴리머를 H2O와 HF 가스를 이용하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 금속 배선의 후처리 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자용 금속 배선의 후처리 방법을 나타낸 단면도이고 표 1은 반도체 소자용 금속 배선의 후처리를 위한 애싱(Ashing) 챔버(또는 포토레지스트 스트립 챔버)의 공정 조건표이다.
압력(Torr) 전력(W) 유량(sccm) 시간(초) 온도(℃)
1 단계 0.5 500 500(H2O) 15 300
2 단계 1 1200 3500(O2) 50 0
3 단계 0.5 0 1000(H2O) 5 300
4 단계 0.5 0 1000(H2O), 10(HF) 30 300
먼저, 도 2a에 도시된 바와 같이, 산화막(202), 배리어막(204), 금속막(206) 및 반사방지막(208)이 차례로 형성된 기판(200) 상에 포토레지스트(210)를 코팅하고 패터닝한 후 염소를 포함하는 플라즈마(예를 들어, Cl2, BCl3 플라즈마)를 이용하여 상기 금속막(206)을 건식 식각한다. 상기 금속막은 알루미늄 또는 알루미늄 합금으로 이루어진 단층막 또는 다층막이 바람직하나 그 제한이 있는 것은 아니며 본 발명은 염소를 포함하는 플라즈마를 이용하여 건식 식각하는 모든 금속에 적용 가능하다.
알루미늄의 융점은 약 660℃ 정도로 낮기 때문에 전자의 이동에 의해 알루미늄이 잘 이동되므로 전기적 이동(ElectroMigration, 이하 EM)에 취약하다. 이러한 EM을 방지하기 위해 알루미늄의 하부에 Ti, TiN, W, TiW와 같은 배리어막(204)을 형성하기도 한다. 상기 금속막(206)의 상부에는 반사방지막(208)을 형성하는데 상기 금속막(206)이 알루미늄일 경우에는 힐락 형성을 방지하고 EM 및 SM(Stress Migration)을 방지하여 배선의 신뢰성을 높이는 효과도 존재한다. 상기 배리어막(204)과 반사방지막(208)은 일례를 들어 나타낸 것으로 반드시 존재해야 하는 것은 아니다.
상기 금속막(206)의 식각시 염소가 알루미늄 및 포토레지스트와 반응하여 염소가 함유된 폴리머(212)가 형성되어 상기 금속막(206)의 표면에 부착되며 염소기 또는 염소화합물 또한 상기 금속막(206)의 표면에 부착될 수 있다.
다음, 도 2b에 도시된 바와 같이, H2O 플라즈마를 이용하여 상기 폴리머(212)와 금속막 표면에 존재하는 염소기를 염화수소(216)로 변형하여 제거한다(표 1의 1 단계). 이와 같이, 염소기를 제거함으로써 상기 금속막(206)이 공기 중에 노출되었을 때 염화수소를 형성하여 상기 금속막(206)이 부식되는 현상을 방지할 수 있을 뿐만 아니라 금속막(206) 표면에 얇은 산화막을 형성하여 금속막을 보호하는 효과도 있다.
상기 H2O 플라즈마 형성을 위한 애싱 챔버의 조건은 0.4 내지 0.6Torr의 압력, 400 내지 600W의 전력(Power), 400 내지 600sccm의 유량, 10 내지 20초의 시간 및 300℃ 이하의 온도로 설정하도록 하며 보다 바람직하게는 표 1의 1 단계에 나타낸 공정 조건을 사용한다.
다음, 도 2c에 도시된 바와 같이, 상기 포토레지스트(210)를 O2 플라즈마를 이용하여 제거하는 스트립 공정을 진행한다(표 1의 2 단계). 상기 포토레지스트(210) 제거시 일부의 폴리머는 제거되나 여전히 상기 금속막(206)의 표면에 잔류하게 된다.
상기 O2 플라즈마 형성을 위한 애싱 챔버의 조건은 0.8 내지 1.2 Torr의 압 력, 1000 내지 1500W의 전력, 3000 내지 4000sccm의 O2 유량, 40 내지 60초의 시간 및 상온 이하의 온도로 설정하도록 하며 보다 바람직하게는 표 1의 2 단계에 나타낸 공정 조건을 사용한다.
다음, 챔버 내의 양극과 음극에 가해지는 고주파 전력을 끄고 H2O 가스를 흘려준다(표 1의 3 단계). 이는 이어지는 표 1의 4 단계에서 HF에 의해 금속막이 손상되는 것을 방지하기 위함이다.
상기 H2O 가스를 흘려주는 공정의 조건은 0.4 내지 0.6 Torr의 압력, 0W의 전력, 800 내지 1200sccm의 H2O 유량, 10초 이하의 시간 및 300℃ 이하의 온도로 설정하도록 하며 보다 바람직하게는 표 1의 3 단계에 나타낸 공정 조건을 사용한다.
다음, 도 2d에 나타낸 바와 같이, 전력을 끈 상태에서 H2O와 HF 가스를 흘려주어 상기 폴리머(212)를 제거한다(표 1의 4 단계).
상기 H2O와 HF 가스를 흘려주어 폴리머를 제거하는 공정의 조건은 0.4 내지 0.6 Torr의 압력, 0W의 전력, 800 내지 1200sccm의 H2O 유량, 대략 10sccm의 HF 유량, 50초 이하의 시간 및 300℃ 이하의 온도로 설정하도록 하며 보다 바람직하게는 표 1의 4 단계에 나타낸 공정 조건을 사용한다. 상기 H2O와 HF의 유량의 비율은 80:1 이상, 보다 바람직하게는 100:1 이상으로 설정하도록 한다.
이와 같이 플라즈마가 아닌 H2O와 HF 가스를 이용하여 폴리머를 효과적으로 제거할 수 있을 뿐만 아니라 배리어막의 언더컷 및 산화막의 손상(Attack)을 방지할 수 있고 불소와 금속막의 반응에 의한 소자 특성의 열화를 방지할 수 있다.
상술한 본 발명 실시예는 표 1에 나태낸 바와 같이 소정 패턴의 포토레지스트 하부에 존재하는 금속막을 패터닝하는 단계, H2O 플라즈마를 이용하여 금속막 상의 염소기를 제거하는 단계, O2 플라즈마를 이용하여 포토레지스트를 제거하는 스트립 단계, H2O 가스를 흘려주는 단계 및 폴리머를 H2O와 HF 가스를 이용하여 제거하는 단계로 이루어지는 일련의 공정을 나타낸 것이나 표 1의 2 단계를 4 단계 이후에 실시하는 방법도 가능하다. 즉, 소정 패턴의 포토레지스트 하부에 존재하는 금속막을 패터닝하는 단계, H2O 플라즈마를 이용하여 금속막 상의 염소기를 제거하는 단계, H2O 가스를 흘려주는 단계, 폴리머를 H2O와 HF 가스를 이용하여 제거하는 단계 및 O2 플라즈마를 이용하여 포토레지스트를 제거하는 스트립 단계로 이루어지는 일련의 공정 또한 가능하다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자용 금속 배선의 후처리 방법은 알루미늄 및 그 합금을 포함한 반도체 소자의 금속 배선 형성시 발생하는 염소기 및 염소화합물을 H2O 플라즈마를 이용하여 제거하고 금속 배선 패터닝시 발생한 폴리머를 플라즈마가 아닌 H2O와 HF 가스를 이용하여 효과적으로 제거할 뿐만 아니라 배리어 금속막의 언더컷, 산화막의 손상 및 금속막의 변형을 방지하여 반도체 소자의 신뢰성과 수율을 향상시키는 효과가 있다.

Claims (6)

  1. 반도체 소자용 금속 배선의 후처리 방법에 있어서,
    (A) 소정 패턴의 포토레지스트 하부에 존재하는 금속막을 염소를 포함하는 가스로 식각하는 단계;
    (B) H2O 플라즈마를 이용하여 상기 식각된 금속막 표면에 존재하는 염소기를 제거하는 단계;
    (C) 상기 포토레지스트를 제거하는 스트립 단계; 및
    (D) 상기 금속막 표면의 염소기를 함유한 폴리머를 H2O와 HF 가스를 이용하여 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자용 금속 배선의 후처리 방법.
  2. 제 1 항에 있어서,
    상기 H2O 플라즈마를 형성하기 위한 챔버의 조건은 0.4 내지 0.6Torr의 압력, 400 내지 600W의 전력, 400 내지 600sccm의 유량, 10 내지 20초의 시간 및 300℃ 이하의 온도임을 특징으로 하는 반도체 소자용 금속 배선의 후처리 방법.
  3. 제 1 항에 있어서,
    상기 (D) 단계 전에 H2O 가스를 흘려주는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자용 금속 배선의 후처리 방법.
  4. 제 1 항에 있어서,
    상기 (C) 단계는 O2 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자용 금속 배선의 후처리 방법.
  5. 제 1 항에 있어서,
    상기 H2O와 HF의 유량은 80:1 이상임을 특징으로 하는 반도체 소자용 금속 배선의 후처리 방법.
  6. 제 1 항에 있어서,
    상기 H2O와 HF의 유량은 800 내지 1200sccm임을 특징으로 하는 반도체 소자용 금속 배선의 후처리 방법.
KR1020040055548A 2004-07-16 2004-07-16 반도체 소자용 금속 배선의 후처리 방법 KR100605942B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040055548A KR100605942B1 (ko) 2004-07-16 2004-07-16 반도체 소자용 금속 배선의 후처리 방법
US11/183,093 US7365017B2 (en) 2004-07-16 2005-07-14 Method for finishing metal line for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055548A KR100605942B1 (ko) 2004-07-16 2004-07-16 반도체 소자용 금속 배선의 후처리 방법

Publications (2)

Publication Number Publication Date
KR20060006487A KR20060006487A (ko) 2006-01-19
KR100605942B1 true KR100605942B1 (ko) 2006-08-02

Family

ID=35600013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055548A KR100605942B1 (ko) 2004-07-16 2004-07-16 반도체 소자용 금속 배선의 후처리 방법

Country Status (2)

Country Link
US (1) US7365017B2 (ko)
KR (1) KR100605942B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859488B2 (en) * 2002-09-25 2005-02-22 Terayon Communication Systems, Inc. Detection of impulse noise using unused codes in CDMA systems
CN102820254B (zh) * 2011-06-07 2017-03-01 联华电子股份有限公司 半导体集成电路的制作方法
KR20140047917A (ko) * 2012-10-15 2014-04-23 삼성전자주식회사 반도체 장치의 제조 방법
US10236442B2 (en) 2015-10-15 2019-03-19 Samsung Electronics Co., Ltd. Methods of forming an interconnection line and methods of fabricating a magnetic memory device using the same
KR102449182B1 (ko) * 2015-10-15 2022-10-04 삼성전자주식회사 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221075A (ja) * 1994-02-03 1995-08-18 Fujitsu Ltd アッシング処理方法
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US7959970B2 (en) * 2004-03-31 2011-06-14 Tokyo Electron Limited System and method of removing chamber residues from a plasma processing system in a dry cleaning process

Also Published As

Publication number Publication date
US20060014373A1 (en) 2006-01-19
US7365017B2 (en) 2008-04-29
KR20060006487A (ko) 2006-01-19

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US7427569B2 (en) Metal etching process and rework method thereof
KR100450564B1 (ko) 반도체 소자의 금속 배선 후처리 방법
JP2007019367A (ja) 半導体装置の製造方法
US7365017B2 (en) Method for finishing metal line for semiconductor device
KR100632333B1 (ko) 반도체 장치의 제조 방법
JP2006228986A (ja) 半導体装置の製造方法
KR100600259B1 (ko) 반도체 소자의 제조 방법
JP3082396B2 (ja) 半導体装置の製造方法
KR100604075B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3298628B2 (ja) 半導体装置の製造方法
JP3326868B2 (ja) アルミニウム系パターンの形成方法
JP3200949B2 (ja) ドライエッチング方法
JPH07263425A (ja) 積層配線のドライエッチング方法
KR100363178B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
JPH05182937A (ja) ドライエッチング方法
JP3298234B2 (ja) 配線形成方法
KR100273167B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3301161B2 (ja) ドライエッチング方法
KR100463175B1 (ko) 반도체 소자의 금속배선 부식 방지방법
KR100450565B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR100572488B1 (ko) 반도체 소자의 비아홀 형성 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee