KR100572488B1 - 반도체 소자의 비아홀 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 비아홀 형성 방법에 관한 것으로, 보다 자세하게는 반도체 기판의 온도를 저온 및 고온의 2단계로 조절하여 비아홀 식각 공정을 진행함으로써 TiN성 폴리머 발생을 방지하는 반도체 소자의 비아홀 형성 방법에 관한 것이다.

본 발명의 상기 목적은 정전척의 온도를 제어하는 냉각 가스를 고압으로 유지하며 비아홀 형성 영역을 식각하는 제 1 식각 단계 및 냉각 가스를 저압으로 유지하며 상기 비아홀 형성 영역을 식각하는 제 2 식각 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법에 의해 달성된다.

따라서, 본 발명의 반도체 소자의 비아홀 형성 방법은 TiN성 폴리머의 생성을 근본적으로 방지함으로써 콘택 저항을 낮추고 제품의 수율을 상승시키는 효과가 있다.

비아홀, 냉각 가스, 정전척, TiN성 폴리머

Description

반도체 소자의 비아홀 형성 방법{Method of forming via hole of semiconductor device}

도 1 내지 도 2는 종래의 비아홀 형성 공정 단면도.

도 3 내지 도 5는 본 발명에 의한 비아홀 형성 공정 단면도.

도 6(가)는 본 발명에 의해 형성된 비아홀의 단면도.

도 6(나)는 종래 기술에 의해 형성된 비아홀의 단면도.

본 발명은 반도체 소자의 비아홀 형성 방법에 관한 것으로, 보다 자세하게는 반도체 기판의 온도를 저온 및 고온의 2단계로 조절하여 비아홀 식각 공정을 진행함으로써 TiN성 폴리머 발생을 방지하는 반도체 소자의 비아홀 형성 방법에 관한 것이다.

현재의 반도체 산업은 초대규모 직접회로(VLSI: Very Large-Scale Intergration)에서 극초대규모 집적회로(Ultra Large Scale Integration; ULSI)로 옮겨 가고 있다.

이에 따라 반도체 소자는 다층 구조를 형성하는 것이 일반적이며 이러한 다층 구조의 금속 배선을 연결하기 위한 비아홀(via hole) 공정이 필수적이다.

또한 반도체 소자의 디자인 룰(design rule)이 감소함에 따라 발생하는 리소그래피 공정의 초점심도(DOF: Depth of Focus) 문제, 정재파(standing wave) 효과 및 임계선폭(CD: Critical Dimension) 균일도 저하 문제가 발생하고 있다. 이러한 문제를 해결하기 위해 금속 배선 위에 반사방지막을 형성하고 있다.

이하에서는 종래의 비아홀 형성 공정의 단면도인 도 1 내지 도 2를 참고하여 설명하도록 한다.

먼저, 공지의 반도체 공정 기술을 사용하여 반도체 기판(도시하지 않음) 위에 CMOS(Complementary Metal Oxide Semiconductor)와 같은 반도체 소자를 형성한다.

다음, 도 1에 도시된 바와 같이, 상기 반도체 소자에 전기적 신호를 입출력하기 위한 금속 배선(100), 반사방지막(ARC: Antireflective Coating, 102), 금속 배선간 절연막(IMD: Intermetal Dielectric, 104)을 형성하고 그 위에 포토레지스트(106)를 도포하고 패터닝한다. 상기 금속 배선(100)으로는 알루미늄(Al) 또는 그 합금이 널리 사용되고 있다.

다음, 도 2에 도시된 바와 같이, 상기 패터닝된 포토레지스트(106)을 마스크로 하여 상기 금속 배선간 절연막(104) 및 반사방지막(102)을 식각하여 비아홀(120)을 형성한다.

상기 반사방지막(102)으로 티타늄 나이트라이드(TiN)가 널리 사용되고 있는데, 비아홀 형성시 식각된 티타늄 나이트라이드가 제대로 배출되지 않고 포토레지스트 등의 유기물과 반응하여 비아홀 하부에 왕관(crown) 모양의 폴리머(도 6(나), 이하 TiN성 폴리머)가 잔류하여 콘택 저항을 상승시키는 문제가 발생하고 있다.

이러한 폴리머를 제거하기 위해 사용되는 방법은 대개 세정 공정과 같은 후처리 방법을 사용하는 것이다. 그러나 현재까지 완벽한 후처리 방법이 존재하지 않을 뿐만 아니라 이러한 후처리 방법은 TiN성 폴리머가 발생하는 원인을 근본적으로 제거하지 않기 때문에 그 효과에 한계가 있다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 기판의 온도를 저온 및 고온의 2단계로 조절하여 비아홀 식각 공정을 진행함으로써 TiN성 폴리머 발생을 근본적으로 방지하는 반도체 소자의 비아홀 형성 방법을 제공함에 본 발명의 목적이 있다.

본 발명의 상기 목적은 반도체 소자의 비아홀 형성 방법에 있어서, 금속 배선, 반사방지막 및 절연막이 순차적으로 적층된 반도체 기판 위에 포토레지스트를 도포하고 패터닝하여 비아홀이 형성될 영역을 노출시키는 단계; 정전척의 온도를 제어하는 냉각 가스를 제 1 압력으로 유지하며 상기 노출된 비아홀 형성 영역을 식 각하는 제 1 식각 단계; 및 상기 냉각 가스의 압력을 상기 제 1 압력보다 낮은 제 2 압력으로 유지하며 상기 노출된 비아홀 형성 영역을 식각하는 제 2 식각 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법에 의해 달성된다.

일반적으로 비아홀 형성 공정은 플라즈마 가스에 의한 건식 식각을 통해 진행된다. 이때 포토레지스트가 플라즈마 온도에 의해 열화되는 것을 방지하기 위해 반도체 기판을 고정하는 정전척(ESC: Electrostatic Chuck)의 온도를 저온으로 유지하여 진행한다.

상기와 같이 반도체 기판을 저온으로 유지하기 위해 냉각 가스를 정전척에 연결되는 배관을 통해 흘려보낸다.

그러나 비아홀 식각 공정을 저온에서 진행할 경우, 반사방지막으로 사용되는 티타늄 나이트라이드막의 식각 속도가 크고, 식각된 티타늄 나이트라이드막 성분이 제대로 제거되지 않고 포토레지스트 등의 유기물과 반응하여 비아홀의 하부에 TiN성 폴리머를 형성한다.

이를 해결하기 위해 정전척의 온도를 상온 이상으로 높여 티타늄 나이트라이드막의 식각량을 줄이고 식각된 티타늄 나이트라이드막의 배출(exhaust)을 원활하게 하되 포토레지스트가 열에 의해 열화(degradation)되는 문제를 방지하기 위해 반사방지막이 식각되는 순간부터 온도를 높이는 방법을 제시한다.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.

도 3 내지 도 5는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.

먼저 공지의 반도체 공정 기술을 사용하여 반도체 기판(W) 상에 CMOS(Complementary Metal Oxide Semiconductor)와 같은 반도체 소자를 형성한다.

다음, 도 3에 도시된 바와 같이, 상기 반도체 소자에 전기적 신호를 입출력하기 위한 금속 배선(200), 반사방지막(202) 및 금속 배선간 절연막(IMD막, 204)을 형성하고 그 위에 포토레지스트(206)를 도포하고 패터닝한다. 상기 금속 배선(200) 하부에 존재하는 반도체 소자는 도면에서 생략되어 있다.

상기 금속 배선(200)은 알루미늄, 구리(Cu), 알루미늄-구리 합금 및 구리-은(Ag) 합금 등의 금속 물질이 바람직하나 그 제한이 있는 것은 아니다.

상기 반사방지막(202)은 티타늄 나이트라이드를 포함하는 단층막 또는 다층막이 가능하다. 예를 들어, 티타늄 나이트라이드의 단층막 또는 티타늄(Ti)과 티타늄 나이트라이드의 이층막이 가능하다.

상기 금속 배선간 절연막(204)은 실리콘 산화막, 실리콘 질화막 및 불순물이 첨가된 실리콘 산화막의 단층막 또는 다층막이 바람직하다. 불순물이 첨가된 실리콘 산화막의 일례로 FSG(Fluorinated Silicate Glass)막을 들 수 있다.

다음, 도 4에 도시된 바와 같이, 상기 기판(W)을 식각 장치 내로 이송한 후 패터닝된 포토레지스트(206)를 마스크로 하여 금속 배선간 절연막(204)을 건식 식각(dry etch)한다. 상기 건식 식각은 식각 가스를 플라즈마 상태로 만들어 그 반응성 또는 이온의 방향성 등을 이용하여 식각하는 방법이다.

이때 플라즈마에 의해 기판(W)이 가열되는 것을 방지하기 위해 냉각 가스 제어 시스템(310)을 통해 기판(W)을 냉각시킨다. 이를 위해 공급라인(304)을 통해 정전척(302)과 기판 사이에 냉각 가스를 유입시키고 공정 완료 후 배출라인(306)을 통해 상기 냉각 가스를 배출시킨다. 상기 냉각 가스는 헬륨(He)이 바람직하다.

상기 금속 배선간 절연막(204)을 식각하는 동안에는 냉각 가스의 압력을 20 내지 50Torr로 유지하여 기판(W)이 충분히 냉각될 수 있도록 한다. 이는 포토레지스트가 열에 의해 열화되는 것을 방지하기 위함이다.

다음, 도 5에 도시된 바와 같이, 반사방지막(204)이 식각되기 시작하면 냉각 가스의 압력을 낮추어 기판(W)의 온도가 올라갈 수 있도록 한다. 이를 위해 상기 냉각 가스의 압력을 10 Torr 이하, 보다 바람직하게는 3 내지 10 Torr로 설정한다. 이와 같이 냉각 가스의 압력을 낮추어 기판의 온도를 올리면 반사방지막(202)의 식각량이 줄어들고 식각된 반사방지막의 배출이 원활하게 이루어지므로 비아홀 하부에 생성되는 왕관 모양의 TiN성 폴리머 발생을 크게 감소시킬 수 있다.

또한, 기판(W)의 온도가 올라가더라도, 그 시간이 짧으며 상기 금속 배선간 절연막(204)을 식각하는 동안 포토레지스트의 표면에 형성된 폴리머에 의해 포토레지스트가 보호되기 때문에 포토레지스트의 열화 문제는 발생하지 않는다.

도 6(가)는 본 발명에 의한 비아홀 형성시의 그 단면도이고 도 6(나)는 종래의 방법에 의한 비아홀 형성시의 그 단면도로서, 본 발명에 의해 비아홀 하부에 왕관 모양의 TiN성 폴리머가 발생되지 않음을 확인할 수 있다.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설 명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

따라서, 본 발명의 반도체 소자의 비아홀 형성 방법은 TiN성 폴리머의 생성을 근본적으로 방지함으로써 콘택 저항을 낮추고 제품의 수율을 상승시키는 효과가 있다.

Claims (5)

1. 반도체 소자의 비아홀 형성 방법에 있어서,

   금속 배선, 반사방지막 및 절연막이 순차적으로 적층된 반도체 기판 위에 포토레지스트를 도포하고 패터닝하여 비아홀이 형성될 영역을 노출시키는 단계;

   정전척의 온도를 제어하는 냉각 가스를 제 1 압력으로 유지하며 상기 노출된 비아홀 형성 영역의 절연막을 식각하는 제 1 식각 단계; 및

   상기 냉각 가스의 압력을 상기 제 1 압력보다 낮은 제 2 압력으로 유지하며 상기 노출된 비아홀 형성 영역의 반사방지막을 식각하는 제 2 식각 단계

   를 포함하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
2. 제 1 항에 있어서,

   상기 제 1 압력은 20 내지 50Torr인 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
3. 제 1 항에 있어서,

   상기 제 2 압력은 3 내지 10Torr인 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
4. 제 1 항에 있어서,

   상기 반사방지막은 티타늄 나이트라이드를 포함하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
5. 제 1 항에 있어서,

   상기 냉각 가스는 헬륨인 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.

Images