JP2008270509A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008270509A
JP2008270509A JP2007111225A JP2007111225A JP2008270509A JP 2008270509 A JP2008270509 A JP 2008270509A JP 2007111225 A JP2007111225 A JP 2007111225A JP 2007111225 A JP2007111225 A JP 2007111225A JP 2008270509 A JP2008270509 A JP 2008270509A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
altered
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007111225A
Other languages
English (en)
Inventor
Hideomi Kobayashi
秀臣 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007111225A priority Critical patent/JP2008270509A/ja
Publication of JP2008270509A publication Critical patent/JP2008270509A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】層間絶縁層の剥離を抑制し、製品の歩留まりが向上するとともに製品信頼性が向上した半導体装置を得ることができる製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に形成された第1配線膜15と、反射防止膜17および第1レジスト膜18からなる積層体から、第1レジスト膜18を除去する工程と、前記工程において反射防止膜17表層に形成された変質膜22を除去する工程と、前記工程後に第1配線膜15に電気的に接続するビアプラグと、前記ビアプラグに電気的に接続する第2配線膜とを形成する工程とを含む。
【選択図】図1

Description

本発明は、多層配線構造を有する半導体装置の製造方法に関する。
近年、半導体装置の高集積化及び高性能化が進むに伴い、半導体装置内で配線部分の占める割合が増加する傾向にある。それゆえ、半導体素子面積の増加を防止するために図5のようにトランジスタ上に多層配線を形成することが必須の技術となっている。
多層配線構造を有する半導体装置においては、接続孔に配線材料が埋め込まれて形成されるビアプラグが多層配線間を接続しており、高信頼性の多層配線形成技術が求められている。
特許文献1には、絶縁層の接続孔内にタングステン層を形成する際に行われるタングステンブランケットCVDにおいて、原料ガスとして用いられるWF6により、TiON層等からなる密着層が除去されることが記載されている。
特開平6−349792号公報
しかしながら、従来の多層配線構造を有する半導体装置においては、下層配線層上の反射防止膜と層間絶縁層との界面で剥離することがあった。そのため、半導体装置の歩留まりおよび製品信頼性が低下することがあった。
このように従来の半導体装置においては、下層配線層上の反射防止膜と層間絶縁層との界面で剥離することがあった。この問題の発生原因に対し本発明者は解析を行い、以下の知見を得た。
以下、半導体装置の製造方法に基づいて説明する。
図3(a)に示すように、まず、半導体基板上に形成されたビアプラグを備える第1層間絶縁膜112上に、第1配線膜114およびTiNを含む反射防止膜116を順に形成し、さらに所定の形状にパターニングされた第1レジスト膜118を設ける。
そして、第1配線膜114およびTiNを含む反射防止膜116をフッ素系ガスでエッチングして所望の配線パターンを有する第1配線膜115、反射防止膜117および第1レジスト膜118からなる積層体120形成する(図3(b))。次いで、第1レジスト膜118をO2プラズマ処理によるアッシングにより除去する(図3(c))。
第1レジスト膜118を除去する際に反射防止膜117表面が酸化され、金属酸化膜としてTiOxNy膜122が形成される(図3(c))。
そして、半導体基板全体を覆うように第2層間絶縁膜124を形成し、次いで第2層間絶縁膜124に接続孔126を形成する(図4(a))。接続孔126の底部には高抵抗のTiOxNy膜122が露出している。そこで、TiOxNy膜122を例えばTiCl4等と反応させてTiClFyなどの揮発性の高いガスに変化させて除去する。この際、TiOxNy膜122は水平方向にも除去され、空隙127が形成される(図4(b))。
あるいは、図4(a)のように接続孔126を形成した後(または図4(b)に示すように接続孔126の底部のTiOxNy膜122の一部を除去した後)、接続孔126内を含む第2層間絶縁層124の全面にTiNなどからなる密着層を形成する。そして、原料ガスとしてWF6を用いたブランケットタングステンCVD(Chemical Vapor Deposition)にて、接続孔126内にタングステン膜を堆積させる(図4(c))。その結果、反射防止膜117と第2層間絶縁膜124との界面に空隙127が形成される(図4(c))。
その後、図4(d)のように、金属層128上に第2配線膜130を形成して、半導体装置を製造する。しかしながら、反射防止膜117と第2層間絶縁膜124との界面に空隙127が形成されているため、得られた半導体装置において層間絶縁層124が剥離することがあることが分かった。
つまり、本発明者は、配線加工時に反射防止膜117の表層に形成されてしまう金属酸化膜などの変質膜を、層間絶縁膜に接続孔を形成した後に除去を行うと、反射防止膜117と第2層間絶縁膜124との界面に空隙127が形成されるとの知見を得た。
以上説明したように、本発明者は、層間絶縁層が剥離する原因が反射防止膜の表層に形成された変質膜を多層配線形成工程において除去してしまう点にあるとの知見に基づき本発明を完成させた。
すなわち本発明の半導体装置の製造方法は、半導体基板上に、配線膜と、反射防止膜と、第1レジスト膜とを順に積層する工程と、前記第1レジスト膜を所定の形状にパターニングする工程と、パターニングされた前記第1レジスト膜をマスクとして、前記反射防止膜および前記配線膜をエッチングする工程と、前記第1レジスト膜を除去する工程と、前記工程において前記反射防止膜表層に形成された変質膜を除去する工程と、前記半導体基板全体を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜上に所定の形状にパターニングされた第2レジスト膜を形成する工程と、パターニングされた前記第2レジスト膜をマスクとして、前記層間絶縁膜と前記反射防止膜の少なくとも一部とをエッチングして接続孔を形成する工程と、前記接続孔内に金属層を埋設する工程とを含む。
このように、レジスト膜を除去する際に反射防止膜表層に形成される変質膜を、予め除去することにより、反射防止膜と層間絶縁膜との界面における空隙の発生を抑制し、層間絶縁層の剥離を抑制することができる。これにより、製品の歩留まりが向上するとともに製品信頼性が向上する。
本発明の半導体装置の製造方法によれば、層間絶縁層の剥離を抑制することができ、製品の歩留まりが向上するとともに製品信頼性が向上する。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施形態の半導体装置の製造方法は、以下の工程を含む。
半導体基板上に、第1配線膜14と、金属を含有する反射防止膜16と、第1レジスト膜とを順に積層する工程
第1レジスト膜を所定の形状にパターニングする工程(図1(a))
パターニングされた第1レジスト膜18をマスクとして、反射防止膜16および第1配線膜14をエッチングし、所定の形状にパターニングされた反射防止膜17および第1配線膜15を形成する工程(図1(b))
レジスト膜18を除去する工程(図1(b)〜(c))
前記工程において反射防止膜17表層に形成された変質膜22を除去する工程(図1(d))
半導体基板全体を覆うように第2層間絶縁膜24を形成する工程
第2層間絶縁膜24上に所定の形状にパターニングされた第2レジスト膜を形成する工程
パターニングされた第2レジスト膜をマスクとして、第2層間絶縁膜24と反射防止膜17の少なくとも一部とをエッチングして接続孔26を形成する工程(図2(a))
接続孔26内に金属層28を埋設する工程(図2(b))
第2層間絶縁膜24上に金属層28に接続する第2配線膜30を形成する工程(図2(c))
以下、本実施形態の各工程について順に説明する。
まず、半導体基板上に形成された第1層間絶縁膜12上に、第1配線膜14と、反射防止膜16と、第1レジスト膜とを順に積層する。なお、図1および2においては、半導体基板、および第1層間絶縁膜12中に形成されたビアプラグの図示を省略する。
反射防止膜16としては、金属含有膜を用いることができる。金属含有膜としては、TiN、WN、TaN、AlN、GaNおよびGeNよりなる群から選択される1種以上を含む金属窒化膜を用いることができる。反射防止膜16の膜厚は、100nm程度である。
本実施形態においては、第1配線膜14がAl配線であり、反射防止膜16がTiNを含む例によって説明する。
そして、通常の方法に従い、第1レジスト膜を所定の形状にパターニングする(図1(a))。
次いで、パターニングされた第1レジスト膜18をマスクとして、反射防止膜16および第1配線膜14を通常の方法によりエッチングし、所定の形状にパターニングされた反射防止膜17および配線膜15を形成する(図1(b))。
そして、第1レジスト膜18を除去する(図1(b)〜(c))。
第1レジスト膜18は、O2プラズマによるアッシングにより除去することができる。この際、反射防止膜16表層に変質膜22が形成される(図1(c))。反射防止膜16が金属含有膜である場合、表層に金属酸化膜が形成される。反射防止膜16が、金属窒化膜である場合、表層に金属酸窒化膜として形成される。変質膜22の膜厚は、アッシングの条件にもよるが通常10〜20nm程度である。
本実施形態においては、TiNを含む反射防止膜16の表層に変質膜22としてTiOxNy膜が形成される。
そして、反射防止膜17表層に形成された変質膜22を除去する(図1(d))。
変質膜22であるTiOxNy膜を除去するには、フッ素含有ガス、不活性ガス、水素ガス等を用いて行うことができ、例えば(1)熱CVD装置、(2)逆スパッタ装置、(3)プラズマエッチング装置などの装置を用いることができる。以下、順に説明する。
(1)熱CVD装置を用いた方法
TiOxNy膜は、熱CVD装置内において、CF3、CF4,C26、NF3、WF6などのフッ素含有ガスにより除去することができる。本実施形態においては、WF6ガスを用いた。
本実施形態においては、熱CVD装置を用いて下記条件にてTiOxNy膜を効果的に除去することができる。
使用ガス:WF6ガス
流量:20sccm以上、200sccm以下
基板温度:400℃以上、500℃以下
圧力:3.0×103Pa以上、1.1×104Pa以下
上記条件でTiOxNy膜を除去するに際して、還元反応によりタングステン(W)が反射防止膜16(TiN膜)表面に微量ながら析出する。そのため、反射防止膜16表面の再酸化を抑制することができる。
(2)逆スパッタ装置を用いた方法
TiOxNy膜は、逆スパッタが可能なスパッタリング装置内において、Ar等の不活性ガスにより除去することができる。
本実施形態においては、逆スパッタ装置を用い下記条件にてTiOxNy膜を効果的に除去することができる。
使用ガス:Arガス
流量:30sccm以上、70sccm以下
RFパワー:100W以上、300W以下
上述したように熱CVD装置を用いた方法においては、還元性の高いフッ素含有ガスを用いている。これにより、還元反応によりタングステン等の金属原子が微量ながら析出する。これに対し、Arなどの不活性ガスによる逆スパッタ装置を用いた方法によれば、金属原子等の析出は生じない。そのため、微量金属の析出を避けたい場合には、逆スパッタ装置を用いた方法によりTiOxNy膜を除去することができる。
(3)プラズマエッチング装置を用いた方法
TiOxNy膜は、プラズマエッチング装置内において、水素等のエッチングガスにより除去することができる。
本実施形態においては、下記条件のプラズマエッチング装置を用いた方法にてTiOxNy膜を効果的に除去することができる。
使用ガス:H2ガス
流量:200sccm以上、400sccm以下
RFパワー:700W以上、800W以下
基板温度:400℃以上、450℃以下
上述したように熱CVD装置を用いた方法においては、タングステン等の金属原子が微量ながら析出する。これに対し、水素等のエッチングガスによるプラズマエッチング装置を用いた方法によれば、金属原子等の析出は生じない。そのため、微量金属の析出を避けたい場合には、プラズマエッチング装置を用いた方法によりTiOxNy膜を除去することができる。
変質膜22を除去した後、半導体基板全体を覆うように第2層間絶縁膜24を形成し、次いで通常のパターニング工程にしたがい第2層間絶縁膜24上に所定の形状にパターニングされた第2レジスト膜を形成する。
そして、パターニングされた第2レジスト膜をマスクとして、第2層間絶縁膜24と反射防止膜17の少なくとも一部とをエッチングして接続孔26を形成する(図2(a))。
そして、接続孔26の内壁を含む第2層間絶縁膜24の全面にTiN、TiW,WN,TaNなどからなる密着層を形成する。本実施形態においては密着層としてTiN層を用いた例によって説明する。そして、CVD法等により接続孔26を埋設する金属膜を第2層間絶縁膜24全面に堆積する。本実施形態においては、ブランケットタングステンCVDにより、タングステン膜を形成する。
次いで、接続孔26の外部の第2層間絶縁膜24上に形成された密着層および金属膜を、CMP法等により除去し、接続孔26内に金属層28(ビアプラグ)を形成する(図2(b))。そして、第2層間絶縁膜24上に、金属層28に接続する所定形状の第2配線膜30を形成する(図2(c))。
さらに、通常の方法にしたがい多層配線構造を有する半導体装置を製造する。
以下に、本実施形態の効果を説明する。
本実施形態の半導体装置の製造方法においては、第1レジスト膜18を除去する際に反射防止膜17表層に形成される変質膜22を、予め除去する。これにより、反射防止膜17と第2層間絶縁膜24との界面における空隙の発生を抑制し、これらの膜の密着性を向上することができる。そのため、層間絶縁層の剥離を抑制することができ、製品の歩留まりが向上するとともに製品信頼性が向上する。
本実施形態において、金属層28を埋設する工程を、フッ化タングステンを用いたブランケットタングステンCVDにより行うことができる。
上記のように、反射防止膜17表層に形成される金属酸化膜が予め除去されているので、フッ化タングステンによる金属酸化膜の浸食が生じず、層間絶縁層の剥離を抑制することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、第1レジスト膜18は、剥離液を用いて除去することができる。
さらに、本実施形態においては、変質膜22として金属酸化膜が形成される例により説明したが、特に限定されず、他の変質膜であってもよい。
[実施例1]
本実施形態の製造方法(図1〜2)にしたがい、以下の条件で半導体装置を製造した。
(膜組成および成膜方法)
・第1配線膜14:Al配線膜、膜厚50μm(スパッタリング法)
・反射防止膜16:TiN膜、膜厚100nm(スパッタリング法)
・密着膜:TiN層(スパッタリング法)
・金属層28:W膜(ブランケットタングステンCVD法、使用ガス WF6
・第2配線膜30:Al配線膜、膜厚50μm(スパッタリング法)
(膜除去方法)
・第1レジスト膜18除去方法:プラズマアッシング法、使用ガス 酸素ガス
・金属酸化膜(TiOxNy膜)除去方法:熱CVD装置(使用ガス:WF6、ガス流量:100sccm、基板温度:450℃、圧力:7.0×103Pa)
第1レジスト膜18をプラズマアッシング法により除去した後、反射防止膜17表面を確認したところ、その表層にTiOxNy膜が20nm程度形成されていた。上記条件にしたがい、熱CVD装置を用いてTiOxNy膜を除去した。断面TEM解析により、TiOxNy膜がほとんど消失していることを確認した。
[実施例2]
TiOxNy膜の除去方法を、逆スパッタ装置を用いた方法(使用ガス:Arガス、ガス流量:50sccm、RFパワー:200W)とした以外は実施例1と同様にして半導体装置を製造した。その結果、断面TEM解析により、反射防止膜17表層のTiOxNy膜がほとんど消失していることを確認した。
[実施例3]
TiOxNy膜の除去方法を、プラズマエッチング装置を用いた方法(使用ガス:H2ガス、ガス流量:300sccm、RFパワー:750W、基板温度:400℃)とした以外は実施例1と同様にして半導体装置を製造した。その結果、断面TEM解析により、反射防止膜17表層のTiOxNy膜がほとんど消失していることを確認した。
上記結果から、本発明の半導体装置の製造方法によれば、層間絶縁層の剥離を抑制することができ、製品の歩留まりが向上するとともに製品信頼性が向上することが確認された。
本実施形態に係る半導体装置の製造方法における工程断面図である。 本実施形態に係る半導体装置の製造方法における工程断面図である。 半導体装置の製造方法における本発明者の知見を説明するための工程断面図である。 半導体装置の製造方法における本発明者の知見を説明するための工程断面図である。 従来の多層配線構造を有する半導体装置の断面図である。
符号の説明
12、112 第1層間絶縁膜
14、15、114,115 第1配線膜
16、17、116,117 反射防止膜
18、118 第1レジスト膜
22 変質膜
24、124 第2層間絶縁膜
26、126 接続孔
28、128 金属層
30、130 第2配線膜
122 TiOxNy膜
127 空隙

Claims (10)

  1. 半導体基板上に、配線膜と、反射防止膜と、第1レジスト膜とを順に積層する工程と、
    前記第1レジスト膜を所定の形状にパターニングする工程と、
    パターニングされた前記第1レジスト膜をマスクとして、前記反射防止膜および前記配線膜をエッチングする工程と、
    前記第1レジスト膜を除去する工程と、
    前記工程において前記反射防止膜表層に形成された変質膜を除去する工程と、
    前記半導体基板全体を覆うように層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に所定の形状にパターニングされた第2レジスト膜を形成する工程と、
    パターニングされた前記第2レジスト膜をマスクとして、前記層間絶縁膜と前記反射防止膜の少なくとも一部とをエッチングして接続孔を形成する工程と、
    前記接続孔内に金属層を埋設する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記第1レジスト膜を除去する前記工程が、アッシングにより前記第1レジスト膜を除去することを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    前記反射防止膜が金属含有膜であり、前記変質膜が金属酸化膜であることを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
    前記反射防止膜が金属窒化膜であり、前記変質膜が金属酸窒化膜であることを特徴とする半導体装置の製造方法。
  5. 請求項1乃至4のいずれかに記載の半導体装置の製造方法において、
    前記反射防止膜が窒化チタン膜であり、前記変質膜が酸窒化チタン膜であることを特徴とする半導体装置の製造方法。
  6. 請求項1乃至5のいずれかに記載の半導体装置の製造方法において、
    前記金属層を埋設する前記工程が、
    原料ガスとしてフッ化タングステンを用いたCVD(Chemical Vapor Deposition)により、前記接続孔内にタングステン膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  7. 請求項1乃至6のいずれかに記載の半導体装置の製造方法において、
    前記変質膜を除去する前記工程が、フッ素含有ガス、不活性ガスまたは水素ガスにより前記変質膜を除去することを特徴とする半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    前記変質膜を除去する前記工程は、下記条件にて行われることを特徴とする半導体装置の製造方法。
    使用装置:熱CVD装置
    使用ガス:WF6ガス
    流量:20sccm以上、200sccm以下
    基板温度:400℃以上、500℃以下
    圧力:3.0×103Pa以上、1.1×104Pa以下
  9. 請求項7に記載の半導体装置の製造方法において、
    前記変質膜を除去する前記工程は、下記条件にて行われることを特徴とする半導体装置の製造方法。
    使用装置:逆スパッタ装置
    使用ガス:Arガス
    流量:30sccm以上、70sccm以下
    RFパワー:100W以上、300W以下
  10. 請求項7に記載の半導体装置の製造方法において、
    前記変質膜を除去する前記工程は、下記条件にて行われることを特徴とする半導体装置の製造方法。
    使用装置:プラズマエッチング装置
    使用ガス:H2ガス
    流量:200sccm以上、400sccm以下
    RFパワー:700W以上、800W以下
    基板温度:400℃以上、450℃以下
JP2007111225A 2007-04-20 2007-04-20 半導体装置の製造方法 Pending JP2008270509A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007111225A JP2008270509A (ja) 2007-04-20 2007-04-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007111225A JP2008270509A (ja) 2007-04-20 2007-04-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008270509A true JP2008270509A (ja) 2008-11-06

Family

ID=40049626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007111225A Pending JP2008270509A (ja) 2007-04-20 2007-04-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008270509A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090048B1 (ko) 2009-07-23 2011-12-07 엘피다 메모리 가부시키가이샤 반도체 디바이스의 제조 방법
WO2017082064A1 (ja) * 2015-11-10 2017-05-18 株式会社Screenホールディングス 膜処理ユニットおよび基板処理装置
JPWO2021053778A1 (ja) * 2019-09-19 2021-03-25
CN113661571A (zh) * 2019-10-18 2021-11-16 富士电机株式会社 半导体装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246378A (ja) * 1996-03-08 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11330236A (ja) * 1998-05-12 1999-11-30 Matsushita Electron Corp 多層配線を有する電子装置及びその製造方法
JP2001110747A (ja) * 1999-07-30 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005340735A (ja) * 2004-05-31 2005-12-08 Seiko Epson Corp 金属配線の製造方法及び半導体素子
JP2006313231A (ja) * 2005-05-09 2006-11-16 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
JP2007027234A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246378A (ja) * 1996-03-08 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11330236A (ja) * 1998-05-12 1999-11-30 Matsushita Electron Corp 多層配線を有する電子装置及びその製造方法
JP2001110747A (ja) * 1999-07-30 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005340735A (ja) * 2004-05-31 2005-12-08 Seiko Epson Corp 金属配線の製造方法及び半導体素子
JP2006313231A (ja) * 2005-05-09 2006-11-16 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
JP2007027234A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090048B1 (ko) 2009-07-23 2011-12-07 엘피다 메모리 가부시키가이샤 반도체 디바이스의 제조 방법
US8304340B2 (en) 2009-07-23 2012-11-06 Elpida Memory, Inc. Method for manufacturing stacked contact plugs
WO2017082064A1 (ja) * 2015-11-10 2017-05-18 株式会社Screenホールディングス 膜処理ユニットおよび基板処理装置
JP2017092243A (ja) * 2015-11-10 2017-05-25 株式会社Screenホールディングス 膜処理ユニットおよび基板処理装置
US11004702B2 (en) 2015-11-10 2021-05-11 SCREEN Holdings Co., Ltd. Film processing unit and substrate processing apparatus
JPWO2021053778A1 (ja) * 2019-09-19 2021-03-25
WO2021053778A1 (ja) * 2019-09-19 2021-03-25 株式会社Kokusai Electric 半導体装置の製造方法、記録媒体及び基板処理装置
TWI790469B (zh) * 2019-09-19 2023-01-21 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
JP7372336B2 (ja) 2019-09-19 2023-10-31 株式会社Kokusai Electric 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
CN113661571A (zh) * 2019-10-18 2021-11-16 富士电机株式会社 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
JP5103914B2 (ja) 半導体装置の製造方法及び半導体装置
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
JP2007019367A (ja) 半導体装置の製造方法
JP2008270509A (ja) 半導体装置の製造方法
JP2005116801A (ja) 半導体装置の製造方法
TWI705492B (zh) 用於不須氧化一單元及源極線之乾剝蝕之方法
JP2004282034A (ja) 半導体装置及びその製造方法
JP2004235256A (ja) 半導体装置およびその製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP2008091863A (ja) 半導体素子の製造方法
JP2006228986A (ja) 半導体装置の製造方法
JP2005302752A (ja) 半導体装置の製造方法
JP2007251135A (ja) 半導体装置およびその製造方法
US7488681B2 (en) Method for fabricating Al metal line
JP2008010824A (ja) 半導体メモリ素子の製造方法
JP2009158543A (ja) 半導体装置の製造方法
JPH1197428A (ja) 金属配線のドライエッチング方法
JP5596403B2 (ja) 半導体装置の製造方法
JP2002169302A (ja) 半導体装置の製造方法
JP2008311543A (ja) 半導体装置の製造方法
JP2007214418A (ja) 半導体装置の製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JP2004039879A (ja) 半導体装置の製造方法
JP2008078513A (ja) 半導体装置および半導体装置の製造方法
JP2006179645A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A131 Notification of reasons for refusal

Effective date: 20120501

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Effective date: 20120502

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023