JP2005302752A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005302752A
JP2005302752A JP2004111892A JP2004111892A JP2005302752A JP 2005302752 A JP2005302752 A JP 2005302752A JP 2004111892 A JP2004111892 A JP 2004111892A JP 2004111892 A JP2004111892 A JP 2004111892A JP 2005302752 A JP2005302752 A JP 2005302752A
Authority
JP
Japan
Prior art keywords
film
tungsten
etching
semiconductor device
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004111892A
Other languages
English (en)
Inventor
Hidenori Takahashi
英紀 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2004111892A priority Critical patent/JP2005302752A/ja
Publication of JP2005302752A publication Critical patent/JP2005302752A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】プラグロスの小さいタングステンプラグを形成する際に、タングステン膜または窒化チタン膜のエッチング残渣の発生を防止し、配線不良が少なく安定したエッチングを可能にするエッチバック工程を備えた半導体装置の製造方法の提供。
【解決手段】層間絶縁膜3に層間接続孔となる開口部4を形成し、この開口部4を含む層間絶縁膜3上にバリアメタル膜5、6と化学気相成長法によるタングステン膜7、8とをこの順に開口部4を埋設するように成膜した後、タングステン膜7、8を、層間絶縁膜3上のバリアメタル膜が露出するまでエッチバックする第一のエッチング工程と、第一のエッチング工程で発生した生成物をプラズマ処理により除去する工程と、層間絶縁膜上のバリアメタル膜をエッチング除去する第二エッチング工程を含む半導体装置の製造方法とする。
【選択図】 図1−2

Description

本発明は、高集積回路に対応する多層配線を備える半導体装置の製造方法に関し、詳しくは高信頼性で、高アスペクト比の配線層間接続孔(ビアホール)を有する多層配線を可能にするタングステンプラグ形成技術の改良に関する。
近年、半導体装置は、その高集積化に伴う金属配線の微細化、多層化が行われてきている。このような金属配線の多層化には層間絶縁膜を介して相互接続させるために層間絶縁膜に穿たれる前記ビアホール(VIA HOLE)およびそれらの配線層と半導体基板との接続のために形成されるコンタクトホールなどを安定、確実に形成する技術が必要であると共に、それらの配線の微細化に伴い、前記ビアホールやコンタクトホール自体の微細化技術もまた重要である。
従来、こうしたビアホールまたはコンタクトホールは、スパッタリング法を用いて主にアルミニウム合金系金属を埋め込むことにより導体化されてきたが、前述のように微細化が進むとともに、スパッタリング法では、コンタクトホールまたはビアホール等へのアルミニウム合金系金属の埋め込み不完全などに起因する不良が多く発生するようになってきた。その結果、微細化された多層配線を備える半導体装置では、上下配線間の接続構造が安定して形成できず、導通不良や配線寿命低下などによる信頼性低下等の問題がクローズアップされるようになった。
そこで、そのような導通不良や配線寿命低下などの問題を回避するために、微細化されたコンタクトホールおよびビアホールを、前記スパッタリング法に代えて、化学気相成長法によって成膜されるタングステン膜により埋め込み、その後、全面にわたりエッチバックして前記埋め込み部以外のタングステン膜を除去することにより、コンタクトホールおよびビアホールにのみ埋め込まれたタングステン膜(これをタングステンプラグという)として残存させるタングステンプラグ形成技術が用いられるようになってきた。
図2−1〜図2−3は、そのような従来のタングステンプラグ形成工程の一例である。以下、図2−1〜図2−3を用いて従来のタングステンプラグ形成工程について説明する。所定の集積回路等が形成された半導体基板20上に所要の第一配線層21を形成し、この第一配線層21を含む前記基板20上に層間絶縁膜22を被覆する。前記層間絶縁膜22の所定の個所に第一配線層21が露出する開口部24を形成し、前記第一配線層21と、前記層間絶縁膜22上に形成される後述の第二配線層23とを接続するためのビアホ―ル(接続孔)とする(図2−1(a))。前記開口部24は、前記ビアホール用だけでなく、前記第二配線層23を直接半導体基板20の所定の拡散領域面に接続するためのコンタクトホール(図示せず)用とする場合もある。
次に、開口部24を含む層間絶縁膜22の全面を覆うように、チタン(Ti)膜25と窒化チタン(TiN)膜26との積層膜を形成する(図2−1(b))。これらチタン膜25と窒化チタン膜26との積層膜は、一般に密着層と呼ばれ、層間絶縁膜とタングステン膜との密着性を改善し、タングステン膜の膜剥がれ(ピーリング)を防止するために設けられるものである。ただし、チタン膜25は、シリコン基板上に形成される多数の前記開口部24がビアホール用以外に直接シリコン基板20上の所定の面を露出させるコンタクトホール用を含む場合に、シリコン表面の自然酸化膜等を還元し、清浄なコンタクト表面を形成する必要性から用いられるのであるから、すべてビアホールのみの場合においては、窒化チタン膜26のみとしてもよい。
次に、タングステン膜28を、たとえば、六フッ化タングステン(WF)と水素の還元反応による気相成長により、前述のチタン膜25と窒化チタン膜26との積層上に、全面にわたり成膜する(図2−1(d))のであるが、実際には、先に、図2−1(c)に示すように、前記タングステン膜28を成膜する前、すなわち、前記六フッ化タングステンと水素の還元反応による気相成長に先立って、異なる還元剤を用いた六フッ化タングステンとモノシラン(SiH)を用いた還元反応により、タングステン膜27をわずかに成長させておくことが好ましいのである。
前記モノシランを使う方法によるタングステン膜を先に少しだけ成長させておく理由は、たとえば、前述のチタン膜25および窒化チタン膜26の積層膜上に、直接、六フッ化タングステンと水素を用いた還元反応のみによりタングステン膜の成長を行うと、膜質自体は比抵抗が低く良好で好ましいが、成膜初期のある時間、タングステン膜の成長が開始せず、成長が停止した状態、いわゆるインキュベーションタイムが発生したり、成長が開始した場合でも、表面状態に左右された不均一な膜成長の進行による埋め込み不良が特に発生しやすいという問題を有しているからである。
一方、六フッ化タングステンとモノシランを用いた還元反応では、微量のシリコンが反応過程でタングステン膜中に含まれるために、膜の比抵抗が高くなるので金属膜としては好ましくはないが、前述の密着膜上に成膜初期から安定して極めて均一な膜形成を行うことが可能であるという特徴を有しているから、前述のように、少しだけ先に成長させておくのである。従って、前述した二つの成膜方法の長所を組み合わせること、すなわち、高比抵抗であるが均一成膜に優れる六フッ化タングステンとモノシランによる薄いタングステン膜を下地(タングステン膜の核生成ステップ)として、この下地の上に比抵抗が低く良質の膜であるが、均一な膜成長が困難であった六フッ化タングステンと水素によるタングステン膜の成長をさせることにより、成長の初期から全膜成長の間、安定して均一なタングステン膜を成膜することができるようになるのである。
次に、全面にわたり窒化チタン膜上に成膜されたタングステン膜27、28を、プラズマエッチ等のドライエッチング技術により、開口部以外の平坦部での窒化チタン膜26が露出するまで全面にわたりエッチバックし、開口部24内にのみにタングステン膜を残存させる。この残存タングステン膜をタングステンプラグ28aという(図2−2(e))。あるいは、平坦部のタングステン膜27、28の除去後、さらに窒化チタン膜26とチタン膜25をも除去し、下層の層間絶縁膜22が露出するまで、全面にわたりエッチバックし、開口部24内にのみ前記タングステンプラグ28aを残存させるようにしてもよい(図2−3(f))。
前記図2−2(e)あるいは図2−3(f)の次に、上層配線として、スパッタリング法により、アルミニウム合金系の膜29を形成するのであるが、たとえば図2−3(f)に対してアルミニウム合金系の膜29を形成すると図2−3(g1)となる。続いて、アルミニウム合金系の膜29を周知のフォトリソグラフィ技術とドライエッチング技術により加工して第二配線層23aを形成する図2−3(h1)。また、前記図2−2(e)の場合に全面にアルミニウム合金系の膜29を形成し(図2−2(g2))、周知のフォトリソグラフィ技術とドライエッチング技術を用いて、アルミニウム合金系の膜29と、窒化チタン膜26、チタン膜25を所定の形状に加工して、第二の配線層23を形成する(図2−2(h2))。このようにして、高アスペクト比を有するタングステンプラグにより相互接続された積層配線が形成される。
ところで、前述のタングステン膜27、28のエッチバックプロセスで、(図2−2(e))と(図2−3(f))のうち、前者の(図2−2(e))では窒化チタン膜上でエッチングを停止させる方法であり、窒化チタン膜26上からタングステン膜を完全に除去するためには、タングステン膜厚やエッチングレートのばらつきを考慮した過剰なオーバーエッチングを必要とする。この場合、タングステン膜のエッチングに用いられるガスは、通常、窒化チタン膜のエッチングにはほとんど寄与しないため、オーバーエッチングの過程で、ビアホールまたはコンタクトホール内のタングステン膜のエッチングは進行するのに対し、窒化チタン膜はほとんどエッチングされずに残存する。この結果、ビアホールまたはコンタクトホール内のタングステン膜は、窒化チタン膜の水平面から落ち込む形となり、いわゆるプラグロス28bが少なからず発生する(図2−2(e))。このプラグロス28bは、ビアホールまたはコンタクトホールの直上、もしくはビアホールの直上に縦積みとする、いわゆるスタックドビア構造を構成しようとする場合、上層と下層の配線層を安定的に接続する上で障害になることがあるので極力低く抑えることが望ましい。
一方、後者(図2−3(f))のタングステン膜と窒化チタン膜、あるいはタングステン膜と窒化チタン膜とチタン膜の除去を行い、下層の層間絶縁膜22上でエッチングを停止させる方法では、ビアホールまたはコンタクトホールの落ち込みを助長する形となっている窒化チタン膜を、ビアホールまたはコンタクトホール内のタングステン膜(タングステンプラグ)はほとんどエッチングされることなく、除去することが可能であるので、相対的にプラグロスの小さいタングステンプラグ形状が得られる。この結果、前者の窒化チタン膜でエッチングを停止させる方法と比較して、コンタクトプラグ部を含めた平坦性が良好であるため、前述したスタックドビア構造とする場合にも安定的な接続が可能となって好ましいことが知られている。
また、他方、前述したこととは別途に、バリアメタルとしてチタンまたはチタン化合物を用い、その上に高アスペクト比のタングステンプラグを形成することに関する製造方法の発明が知られている(特許文献1)。この文献1には、タングステンをエッチバックする際に、オーバーエッチ中にエッチングガスとバリアメタルとが反応してできたフッ化チタン化合物等の反応生生物およびこの反応生成物と水分との反応によりチタン酸化物等が生成すること、さらに、それらの異物に対し酸素含有プラズマ処理をすることにより酸化し、逆スパッタによりチタンの酸化表面層を除去してコンタクト抵抗を抑制する等の記載がある。
特開2001−77193号公報
しかしながら、特許文献1の記載は、タングステンをエッチバックしてチタン積層膜を残す際に生成される反応生生物およびチタン酸化物等の除去処理に関する発明であり、プラグロスの抑制に関与するものではないので、プラグロスの抑制に関する情報を提供しないし、その示唆も無い。
また、タングステンプラグを形成するために必要である、前述のタングステン膜のエッチバックについての2方法(図2−2(e)〜図2−2(h2)と図2−3(f)〜図2−3(h1))のうち、後者の方法は、プラグロスの小さいタングステンプラグ形状が得られる点で優れているが、安定したプロセス技術という点で問題がある。すなわち、窒化チタン膜とチタン膜のエッチングに先行して行われるタングステン膜のエッチングが不完全であって、残渣が点在する場合や、タングステン膜のエッチングが終了し、窒化チタン膜の表面が副生成物で覆われている状態では、それらがエッチングマスクとなり窒化チタン膜とチタン膜のエッチングが均一に進行せず、エッチング残渣30が発生し、たとえば、その上層に設けられた配線23間をショート(短絡)する配線不良が発生しやすいという問題である(図3)。
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、タングステンプラグをプラグロスの少ないエッチバック工程により形成する際に、タングステン膜または窒化チタン膜またはチタン膜のエッチング残渣の発生を防止し、配線不良の少ない、安定したエッチングを可能にするエッチバック工程を備えた半導体装置の製造方法を提供することである。
特許請求の範囲の請求項1記載の本発明によれば、半導体基板上に形成される下層配線層と上層配線層との接続を、層間絶縁膜に設けられた層間接続孔にタングステンプラグを埋設させることにより行なう半導体装置の製造方法において、前記層間絶縁膜に前記層間接続孔となる開口部を形成し、この開口部を含む前記層間絶縁膜上にバリアメタル膜と化学気相成長法によるタングステン膜とをこの順に前記開口部を埋設するように成膜した後、前記タングステン膜を、前記層間絶縁膜上のバリアメタル膜が露出するまでエッチバックする第一のエッチング工程と、第一のエッチング工程で発生した生成物をプラズマ処理により除去する工程と、前記層間絶縁膜上のバリアメタル膜をエッチング除去する第二エッチング工程とを備える半導体装置の製造方法とするものである。
特許請求の範囲の請求項2記載の本発明によれば、化学気相成長によるタングステン膜が、六フッ化タングステンとモノシランの反応による化学成長により形成されるタングステン膜を核生成ステップとし、次に六フッ化タングステンと水素の反応による化学成長により成膜されたタングステン膜である特許請求の範囲の請求項1記載の半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項3記載の本発明によれば、第一のエッチング工程が、六フッ化硫黄(SF)を含むガスを用いたプラズマ処理によるエッチングを含む特許請求の範囲の請求項1または2記載の半導体装置の製造方法とすることも好ましい。
特許請求の範囲の請求項4記載の本発明によれば、プラズマ処理による生成物の除去が酸素(O)ガスを用いたプラズマ処理である特許請求の範囲の請求項1乃至3のいずれか一項に記載の半導体装置の製造方法とすることがより好ましい。
特許請求の範囲の請求項5記載の本発明によれば、第二のエッチング工程がアルゴン(Ar)、塩素(Cl)、三塩化ホウ素(BCl)を主成分とする混合ガスを用いたプラズマ処理によるエッチングを含む特許請求の範囲の請求項1乃至4のいずれか一項に記載の半導体装置の製造方法が望ましい。
特許請求の範囲の請求項6記載の本発明によれば、バリアメタル膜が窒化チタン(TiN)である特許請求の範囲の請求項1乃至5のいずれか一項に記載の半導体装置の製造方法も望ましい。
特許請求の範囲の請求項7記載の本発明によれば、バリアメタル膜がチタン(Ti)と窒化チタン(TiN)との積層膜である特許請求の範囲の請求項1乃至6のいずれか一項に記載の半導体装置の製造方法とすることが好適である。
本発明によれば、プラグロスの小さいタングステンプラグを形成する際に、タングステン膜または窒化チタン膜またはチタン膜のエッチング残渣の発生を防止し、配線不良の少ない、安定したエッチングを可能にするエッチバック工程を備えた半導体装置の製造方法を提供することができる。
以下、本発明を実施するための最良の形態について、図面を用いて説明する。本発明は、その要旨を超えないかぎり、以下、説明する実施例の記載のみに限定されることはない。図1−1から図1−5は、本発明の半導体装置の製造方法にかかる一実施例について、特にビアホールにタングステンプラグを形成するプロセスを半導体基板の断面図を用いて工程毎に示す図である。
まず、図1−1(a)に示すように、所定の集積回路等が形成された半導体(シリコン)基板1上に所要の第一配線層2を形成し、この第一配線層2を含む前記基板1上に層間絶縁膜3を被覆する。第一の層間絶縁膜3の下層に存在する第一の配線層2と上層の配線層(図示せず)との層間接続を行うため、所定の位置に第一の開口部4を設けて層間接続孔4を形成する。
次に、図1−1(b)に示すように、第一の開口部4を含む第一の層間絶縁膜3の全面を覆うように、チタン膜5を、たとえば20〜80nmの厚さに、続いて、窒化チタン膜6を、たとえば40〜150nmの厚さに形成する。ここで、図1−1(a)に示すように、第一の開口部4の底部が、すべてメタル配線層からなる第一の配線層2である場合(すなわち、多数の開口部4のいずれにも底部に露出するシリコン基板1表面(拡散層表面)が全くない場合)、チタン膜5を省いて窒化チタン膜のみとする場合がある。
次に、図1−1(c)に示すように、たとえば、前述のチタン膜5と窒化チタン膜6との積層層上の全面にわたり、六フッ化タングステン(WF)とモノシラン(SiH)を用いた還元反応により、わずかにタングステン膜7を成長させることで核形成ステップを行い、続いて、六フッ化タングステンと水素の還元反応により、タングステン膜8を、たとえば300〜1000nm成長させる。
ここで、従来技術について、本発明との対比のために便宜上説明する。まず、図1−2(d1)に示すように、全面にわたり成膜した前述のタングステン膜7、8を、主に、六フッ化硫黄(SF)ガスを用いたプラズマ処理により、平坦部での窒化チタン膜6が露出するまで全面にわたりエッチバックし、第一の開口部(層間接続孔)4内にのみタングステン膜9(すなわちタングステンプラグ)を残存させる。
この時、前述のように、前記プラズマ処理のみによりタングステン膜7、8を完全にきれいに除去しようとすると、タングステン膜7、8の膜厚ばらつきや、エッチバック時のエッチングばらつきを考慮に入れてタングステン膜に対してかなり過剰なオーバーエッチングを必要とする。この際、窒化チタン膜6のエッチングはほとんど進行しないのに対し、ビアホール(またはコンタクトホール)内のタングステン膜のエッチングは同時に進行することとなる。このため、図1−2(d1)に示すように、平坦部の窒化チタン膜6の平坦面からの落ち込みであるプラグロス10の発生が避けられない。この結果、図1−3(e)に示すように、第一の開口部(層間接続孔)4の直上に、第二の配線層11を介して、第二の開口部12を縦積みにするスタックドビア構造13を構成しようとする場合、前記プラグロス10の影響から第二配線層11の表面に落ち込みが発生する。この状態で第二の開口部12を形成すると、第二配線層11の表面が平坦な場合と比較して、落ち込み部に層間絶縁膜残存し易く、あるいは、落ち込み部の層間絶縁膜が残存しない場合でも凹凸を覆うように電気的な接続が行なわれるため、安定した導体接続が困難となりやすい。
これに対し、従来技術でもプラグロスの少ないエッチバック方法が知られているので、この方法についても、本発明との対比のために説明する。図1−2(d2)に示すように、タングステン膜7、8のエッチバック工程においては前述のようにタングステン膜のエッチバックステップは前述の窒化チタン膜止めプロセスと同じ窒化チタン膜上でエッチングを終了させ、引き続き、図1−2(d3)に示すように、窒化チタン膜6、チタン膜5のエッチバックを、主に、塩素(Cl)ガスを用いたプラズマ処理により行い、その下層の第一の層間絶縁膜3上でエッチングを停止させる。この時、窒化チタン膜6、チタン膜5のエッチングが進行している間、第一の開口部4内のタングステン膜9は、物理的なエッチング作用により、わずかにエッチングされるものの、窒化チタン膜およびチタン膜とタングステン膜のエッチングレート比は典型的には10倍以上あるので、このエッチングはほとんど無視できる程度であり、プラグロス量を増大させることにはならない。従って、従来技術でも、層間絶縁膜3上でエッチングを停止させるエッチバック方式の場合、前述の窒化チタン膜6上でエッチングを停止させるエッチバック方式と比較して、第一の開口部4の上部は、第二配線層17表面まで含めて平坦化されており(すなわち、プラグロスがほとんど無いため)、図1−3(f)に示すように、スタックドビア構造13とした場合にも、安定した接続が可能となる利点を一応有するのである。
ただし、前述したように、一方で、前記第一の層間絶縁膜3でエッチングを停止させる方法では、タングステン膜7、8のエッチバックに引き続き、窒化チタン膜6、チタン膜5のエッチバックを行う必要があり、仮に、タングステン膜7、8が窒化チタン膜6上から完全にエッチングしきれずに、エッチング残渣として点在していると、それが窒化チタン膜6、チタン膜5をエッチングする際のマスクとなり、結果として、窒化チタン膜6、チタン膜5のエッチング残渣14となり得る(図1−3(g))という問題がある。あるいは、タングステン膜7、8のオーバーエッチングによって、窒化チタン膜6上に副生成物15が形成されると、それが窒化チタン膜6、チタン膜5をエッチングする際のマスクとなり、安定したエッチングが不可能となる(図1−4(h))という問題がある。加えて、チタン膜5は非常に活性な反応性を示す材料であり、それ自体のエッチング進行の際、条件によっては副生成物が形成される場合があり、これもエッチング残渣となりうるという問題があった。
これらの問題を解決するため、本発明では、タングステン膜7、8のエッチバック(第一エッチング)終了後の窒化チタン膜6表面に対し、前述と同じ図1−2(d2)を用いて説明すると、先ず、前述の塩素ガスではなく、酸素ガスによるプラズマ処理を行う。これにより、タングステン膜7、8のエッチバックのうち、主に避けられないオーバーエッチングの過程で発生したチタン系のフッ化物(TiFx)(前述の副生成物15)が除去される。この結果、続く、窒化チタン膜6、チタン膜5のエッチングに際し、マスクとなりうる副生成物15が効果的に除去されるため、エッチング残渣要因の排除された安定したエッチングが可能となり、前述した図1−2(d3)に示されるように、プラグロスの無い表面が前述と異なり、表面にエッチング残渣が残ることなく、得られる。より具体的には、本発明の例では、下記のプラズマ処理条件を用いているが、この処理条件で、10秒程度の処理を行うことにより、窒化チタン膜6上のフッ化物(TiFx)(前述の副生成物15)が消失する。
(本発明のプラズマ処理条件)
Figure 2005302752
続いて、窒化チタン膜6、チタン膜5のエッチバックを、塩素(Cl)、三塩化ホウ素(BCl)、アルゴン(Ar)を主成分とする混合ガスを用いたプラズマ処理により行う。この方法によれば、比較的エッチング選択性の高い塩素(Cl)によるプラズマ処理のみでは、前述したようにエッチング残渣が発生し易い場合でも、まず、アルゴン(Ar)を用いたプラズマ処理による物理的エッチング作用が加わるため、窒化チタン膜6上のタングステン残渣14や、前述の酸素雰囲気によるプラズマ処理で完全に除去できなかった副生成物15を除去する。次に、三塩化ホウ素(BCl)を用いたプラズマ処理では、塩素系の反応ガスではあるが、分子量が大きいために、化学的エッチング作用のみならず、物理的エッチング作用も有する。この結果、タングステン残渣14の除去のみならず、化学的に非常に活性なチタン膜5のエッチングにおいて形成される副生成物起因のエッチング残渣15をも除去することが可能である。
一方、第一の開口部4内に埋設されたタングステン膜7、8については、これらの混合ガスの物理的エッチング作用が働くことにより、エッチングが進行することとなるが、この物理的エッチングによるタングステン膜に対するエッチングレートは窒化チタン膜6、チタン膜5のエッチングレートと比較して十分に低い。このため、窒化チタン膜6、チタン膜5のエッチングが行われている間にエッチングされるタングステン膜7、8は、わずかであり無視できる量である。具体的には、本発明の典型的なエッチング条件である下記の条件で窒化チタン膜6、チタン膜5のエッチングを行った場合、窒化チタン膜6とチタン膜5の各エッチングレートが約680nm/minであるのに対し、タングステン膜8のエッチングレートは約30nm/minであり、典型的なチタン膜厚40nm、窒化チタン膜100nmを想定した場合、第一の開口部4内に埋設されたタングステン膜8のエッチング量は数nm程度となる。従って、窒化チタン膜6上でエッチングを停止させる場合の前記エッチバック方式(図1−2(d1)の場合)によるプラグロス10量が150nm程度であることを考慮すると、本実施例でエッチングされるタングステン膜8のエッチング量は極わずかであり、スタックドビア構造13を構成する場合に重要となるプラグロス10量を増大させる要因とはならない。
(本発明のエッチング条件)
Figure 2005302752
次に、この状態で、上層配線として、スパッタリング法により、アルミニウム合金系の膜16を堆積し(図1−4(i))、周知のフォトリソグラフィ技術とドライエッチング技術を用いてアルミニウム合金系の膜を所定の形状に加工して、第二の配線層17を形成する(図1−4(j))。この時、本発明の実施例によれば、エッチング残渣の発生が防止できているため、第二の配線層17間の配線間ショート(短絡)等の発生が抑えられる。
次に、図1−5(k)に示すように、第二の層間絶縁膜18を、第二配線層17を含む第一層間絶縁膜3上に形成し、図示しないさらに上層の第三の配線層と第二の配線層17と接続を行うため、第二の開口部19を所定の位置に形成する。ここで、たとえば、第二の開口部19の位置が、第二の配線層17を介して、第一の開口部4の直上に配置され、下層の第一の配線層2と直接接続するスタックドビア構造13を構成した場合、プラグロス量が低く抑えられており、開口部4の上部は平坦部との間に段差が無く平坦にされているため、安定した接続が可能となる(図1−5(l))。
前述の本発明にかかるタングステンプラグの形成技術に関し、タングステン膜と窒化チタン膜およびチタン膜をエッチングし、層間絶縁膜上でエッチングを停止させるエッチバック工程では、ビアホールおよびコンタクトホール内にタングステン膜を残し、プラグロス量を低く抑えながら、タングステン膜、窒化チタン膜、チタン膜といった異なる積層膜を、エッチング残渣無しに、安定したエッチングを行うことが重要となる。
通常、タングステン膜のエッチバック工程では、六フッ化硫黄(SF)ガスを用いたプラズマ処理によるエッチングが、窒化チタン膜、チタン膜のエッチバック工程おいては、塩素(Cl)ガスを用いたプラズマ処理によるエッチングが用いられるが、各エッチバック工程はエッチング対象となる膜種以外に対してはエッチングレートが極端に低く、すなわちエッチング選択比が高いため、仮に、窒化チタン膜、チタン膜のエッチバック工程前に、タングステン膜がエッチング残渣として、わずかでも点在していたり、タングステン膜のエッチバック過程で副生成物が窒化チタン膜上に形成されていたりすると、それらがマスクとなり、窒化チタン膜およびチタン膜が凸状のエッチング残渣となり易い。
これに対し、本発明に記載の半導体装置の製造方法によれば、タングステン膜のエッチングが終了した窒化チタン膜の表面に対し、先ず、酸素(O)ガスによるプラズマ処理を実施し、タングステン膜のエッチバック工程で発生した、チタン系のフッ化物(TiFx)を除去する。これにより、続く、窒化チタン膜、チタン膜のエッチングに際しマスクとなりうる副生成物が効果的に除去されるため、エッチング残渣の要因が排除された安定したエッチングが可能となる。
次に、窒化チタン膜、チタン膜のエッチングを行うため、塩素(Cl)、アルゴン(Ar)、三塩化ホウ素(BCl)の混合ガスを用いたプラズマ処理によりエッチングを行う。この方法では、比較的エッチング選択性の高い塩素に加えて、物理的エッチング作用のあるアルゴン(Ar)と、物理的、化学的エッチング作用を併せ持つ三塩化ホウ素(BCl)によるエッチング作用が加わるため、窒化チタン膜およびチタン膜のエッチバック前に、タングステン膜がエッチング残渣として、わずかに点在していたり、タングステン膜のエッチバック過程で発生した副生成物が前述の酸素ガスによるプラズマ処理で窒化チタン膜上から除去しきれていない場合でも、混合ガスの複合的な作用により、エッチング残渣無しに、安定したエッチングを行うことが可能となるのである。
また、本発明に記載の混合ガスによるエッチングでは、窒化チタン膜、チタン膜をエッチバックする過程で、ビアホールまたはコンタクトホール内のタングステン膜が、主に物理的なエッチング作用により、わずかにエッチングされる。しかしながら、本発明に記載の方法によれば、タングステン膜のエッチングレートは、窒化チタン膜およびチタン膜のエッチングレートと比較して、十分低いため、窒化チタン膜とチタン膜のエッチバックが進行している間にエッチングされるタングステン膜量はわずかであり、プラグロス量を増大させる要因にはならない。
本発明の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(1) 本発明の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(2) 本発明の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(3) 本発明の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(4) 本発明の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(5) 従来の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(1) 従来の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(2) 従来の半導体装置の製造方法にかかるタングステンプラグの形成工程断面図その(3) 従来のタングステンプラグの形成の際に発生したエッチング残渣を示す断面図
符号の説明
1 半導体基板
2 第一配線層
3 第一絶縁層
4 第一開口部(層間接続孔)
5 チタン膜
6 窒化チタン膜
7 タングステン膜
8 タングステン膜
9 タングステンプラグ
10 プラグロス
11、17 第二配線層
12 第二開口部
13 スタッグドビア
14、15 残渣
16 アルミニウム層
18 第二絶縁層
19 第二開口部。

Claims (7)

  1. 半導体基板上に形成される下層配線層と上層配線層との接続を、層間絶縁膜に設けられた層間接続孔にタングステンプラグを埋設させることにより行なう半導体装置の製造方法において、前記層間絶縁膜に前記層間接続孔となる開口部を形成し、この開口部を含む前記層間絶縁膜上にバリアメタル膜と化学気相成長法によるタングステン膜とをこの順に前記開口部を埋設するように成膜した後、前記タングステン膜を、前記層間絶縁膜上のバリアメタル膜が露出するまでエッチバックする第一のエッチング工程と、第一のエッチング工程で発生した生成物をプラズマ処理により除去する工程と、前記層間絶縁膜上のバリアメタル膜をエッチング除去する第二エッチング工程とを備えることを特徴とする半導体装置の製造方法。
  2. 化学成長によるタングステン膜が、六フッ化タングステンとモノシランの反応による化学成長により形成されるタングステン膜を核生成ステップとし、次に六フッ化タングステンと水素の反応による化学成長により成膜されたタングステン膜であることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 第一のエッチング工程が六フッ化硫黄(SF)を含むガスを用いたプラズマ処理によるエッチングを含むことを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. プラズマ処理による生成物の除去が酸素(O)ガスを用いたプラズマ処理であることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
  5. 第二のエッチング工程がアルゴン(Ar)、塩素(Cl)、三塩化ホウ素(BCl)を主成分とする混合ガスを用いたプラズマ処理によるエッチングを含むことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
  6. バリアメタル膜が窒化チタン(TiN)であることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。
  7. バリアメタル膜がチタン(Ti)と窒化チタン(TiN)との積層膜であることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置の製造方法。
JP2004111892A 2004-04-06 2004-04-06 半導体装置の製造方法 Pending JP2005302752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004111892A JP2005302752A (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004111892A JP2005302752A (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005302752A true JP2005302752A (ja) 2005-10-27

Family

ID=35333934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004111892A Pending JP2005302752A (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005302752A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094851A (ja) * 2010-10-01 2012-05-17 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2013038195A (ja) * 2011-08-07 2013-02-21 Denso Corp 半導体装置の製造方法
JP2015028996A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体装置の製造方法
CN109830460A (zh) * 2019-02-22 2019-05-31 德淮半导体有限公司 制造半导体器件的方法
US10418336B2 (en) 2017-03-14 2019-09-17 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US11171042B2 (en) 2017-11-13 2021-11-09 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094851A (ja) * 2010-10-01 2012-05-17 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2013038195A (ja) * 2011-08-07 2013-02-21 Denso Corp 半導体装置の製造方法
JP2015028996A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体装置の製造方法
US10418336B2 (en) 2017-03-14 2019-09-17 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
US11171042B2 (en) 2017-11-13 2021-11-09 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11574840B2 (en) 2017-11-13 2023-02-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN109830460A (zh) * 2019-02-22 2019-05-31 德淮半导体有限公司 制造半导体器件的方法

Similar Documents

Publication Publication Date Title
JP5103914B2 (ja) 半導体装置の製造方法及び半導体装置
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
JP2001319928A5 (ja) 半導体集積回路装置
JPH06140372A (ja) 半導体装置の製造方法
JP2007109894A (ja) 半導体装置及びその製造方法
EP1760771A1 (en) Semiconductor device and method for fabricating the same
JP2009164403A (ja) 半導体装置及びその製造方法
TW201204200A (en) Manufacturing method for a buried circuit structure
JP2005302752A (ja) 半導体装置の製造方法
JP2010171398A (ja) 半導体装置の製造方法
KR100808601B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
JPH05315332A (ja) 半導体装置およびその製造方法
JP2010153582A (ja) 半導体装置の製造方法
JP2008270509A (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP2008294062A (ja) 半導体装置及びその製造方法
JP2830540B2 (ja) 多層配線の製造方法
JP4457884B2 (ja) 半導体装置
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP2004039879A (ja) 半導体装置の製造方法
JP2007511087A (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
JP2005353663A (ja) 半導体装置の製造方法及び半導体装置
JP3956118B2 (ja) 半導体装置の製造方法及びその半導体装置
JPH09275136A (ja) 半導体装置及びその製造方法
JP2008078513A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Effective date: 20060704

Free format text: JAPANESE INTERMEDIATE CODE: A7424