JP2010171398A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010171398A
JP2010171398A JP2009287332A JP2009287332A JP2010171398A JP 2010171398 A JP2010171398 A JP 2010171398A JP 2009287332 A JP2009287332 A JP 2009287332A JP 2009287332 A JP2009287332 A JP 2009287332A JP 2010171398 A JP2010171398 A JP 2010171398A
Authority
JP
Japan
Prior art keywords
film
seed
plating
metal
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009287332A
Other languages
English (en)
Inventor
Atsuko Sakata
田 敦 子 坂
Soichi Yamashita
下 創 一 山
Yasuyuki Sonoda
田 康 幸 園
Kei Toyoda
田 啓 豊
Masahiko Hasunuma
沼 正 彦 蓮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009287332A priority Critical patent/JP2010171398A/ja
Priority to US12/646,598 priority patent/US8110497B2/en
Publication of JP2010171398A publication Critical patent/JP2010171398A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

【課題】シード膜の酸化を抑制して、電気的信頼性の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に凹部１ａを有する基板１００の少なくとも凹部１ａの内面１ｂ上に、シード膜５を形成する工程と、シード膜５上に、シード膜５の構成材料より酸化されやすい材料からなる保護膜６を形成する工程と、保護膜６に熱処理を施す工程と、熱処理が施された保護膜６の少なくとも一部を除去し、シード膜５の少なくとも一部を露出させる工程と、少なくとも一部が露出したシード膜５に電流を供給して、シード膜５上に凹部１ａに埋め込まれるように電解めっきによりめっき膜７を形成する工程と、凹部１ａに埋め込まれた部分以外のめっき膜７を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体装置の配線形成においては、絶縁膜の表面に予め溝やホールからなる凹部を形成しておき、その凹部にＣｕを埋め込み、その後に化学的機械的研磨（ＣＭＰ）により不要なＣｕを除去して配線を形成するダマシン法が用いられている。
ダマシン法におけるＣｕの埋め込みには、主としてめっき法が用いられている。電解めっき法で凹部にＣｕを埋め込む場合、電解めっき時に電流を供給するためのシード膜を形成する。
しかしながら、微細な凹部においては、凹部の上部がシード膜により塞がってしまい、めっき液が凹部内に十分に到達せず、めっき膜に欠陥が発生するおそれがある。このため、シード膜の薄膜化が図られている。
シード膜は、真空中で行われるプロセスにより形成されるが、電解めっき前に大気中に開放されるので、大気中の酸素、水等によりシード膜が酸化されてしまうことがある。そして、この酸化によって形成される酸化物はめっき液中に溶解するので、薄膜化されたシード膜が酸化されると、めっき液に溶解して、シード膜が局所的に存在しない領域が存在してしまう。この結果、欠陥が発生し、ビア接続不良等の電気的信頼性の低下を招くおそれがある。
なお、Ｒｕ、Ｉｒまたはその両方を含むシード膜上にＣｕの犠牲シード膜を形成する技術が開示されている（例えば特許文献１参照）。しかしながら、この犠牲シード膜は、ＣｕまたはＣｕ合金から形成されているので、酸素が犠牲シード膜を透過し、シード膜が酸化されてしまうおそれがある。
特開２００７−１５０２９８号公報
本発明は、上記課題を解決するためになされたものである。すなわち、シード膜の酸化を抑制して、電気的信頼性の低下を抑制することができる半導体装置の製造方法を提供することを目的とする。
本発明の一の態様によれば、表面に凹部を有する基板の少なくとも前記凹部の内面上に、シード膜を形成する工程と、前記シード膜上に、前記シード膜の構成材料より酸化されやすい材料からなる保護膜を形成する工程と、前記保護膜に熱処理を施す工程と、熱処理が施された前記保護膜の少なくとも一部を除去し、前記シード膜の少なくとも一部を露出させる工程と、少なくとも一部が露出した前記シード膜に電流を供給して、前記シード膜上に前記凹部に埋め込まれるように電解めっきによりめっき膜を形成する工程と、前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。
本発明の他の態様によれば、表面に凹部を有する基板の少なくとも前記凹部の内面上に、第１の金属と、前記第１の金属より酸化されやすい少なくとも１つの第２の金属とからなる合金膜を形成する工程と、前記合金膜に熱処理を施し、第１の金属からなるシード膜と前記シード膜上に第２の金属の酸化物からなる保護膜とを形成する工程と、前記保護膜の少なくとも一部を除去し、前記シード膜の少なくとも一部を露出させる工程と、少なくとも一部が露出した前記シード膜に電流を供給して、前記シード膜上に前記凹部に埋め込まれるように電解めっきによりめっき膜を形成する工程と、前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。
本発明の態様による半導体装置の製造方法によれば、シード膜の酸化を抑制することができる。
第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第１の実施の形態に係る半導体装置の模式的な製造プロセス図である。 Ｃｏにおける電位ｐＨ図である。 第２の実施の形態に係る半導体装置の模式的な製造プロセス図である。 Ａｌにおける電位ｐＨ図である。 第４の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第５の実施の形態に係る半導体装置の模式的な製造プロセス図である。 第５の実施の形態に係る半導体装置の模式的な他の製造プロセス図である。
（第１の実施の形態）
以下、図面を参照して、本発明の第１の実施の形態について説明する。図１（ａ）〜図８は本実施の形態に係る半導体装置の模式的な製造プロセス図である。各図において、同一の部材には同一の符号を付している。
図１（ａ）に示されるように、表面にＳｉＯ２膜１０１を備えた基板１００上に、例えば化学気相成長法（ＣＶＤ法）あるいは塗布法により層間絶縁膜１を形成する（ステップ１）。基板１００には、半導体素子等（図示せず）および半導体素子等に電気的に接続された下層電極（図示せず）が形成されており、下層電極はＳｉＯ２膜１０１から露出している。
層間絶縁膜１の構成材料としては、例えば、有機Ｓｉ酸化膜、有機樹脂膜およびポーラスＳｉ酸化膜等の低誘電率絶縁膜、ＳｉＯ２膜等が挙げられる。本実施の形態においては、層間絶縁膜１は、ポリアリーレンエーテル膜（ＰＡＥ膜）２およびＳｉＯ２膜３の積層構造から構成されている例について説明する。
層間絶縁膜１を形成した後、図１（ｂ）に示されるようにフォトリソグラフィ技術および反応性イオンエッチング（ＲＩＥ）により層間絶縁膜１に、凹部１ａを形成する（ステップ２）。これにより、表面に凹部１ａを有する基板が形成される。凹部１ａとしては、配線溝、ビアホール、コンタクトホール、あるいはビアホールと配線溝との組み合わせ等が挙げられる。本実施の形態においては、凹部１ａが、配線溝として機能する例について説明する。
凹部１ａを形成するには、まず、層間絶縁膜１上にレジストパターンを形成し、その後レジストパターンをマスクとして、ＲＩＥにより層間絶縁膜１をエッチングし、層間絶縁膜１に凹部１ａを形成する。層間絶縁膜１に凹部１ａを形成した後、アッシング等によりレジストパターンを除去する。
層間絶縁膜１に凹部１ａを形成した後、図１（ｃ）に示されるように層間絶縁膜１上に、例えばスパッタ法あるいはＣＶＤ法により層間絶縁膜１への金属拡散を抑制するためのバリアメタル膜４を形成する（ステップ３）。バリアメタル膜４の構成材料としては、例えばＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮ、あるいはＶＮ等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜４を形成してもよい。
層間絶縁膜１上にバリアメタル膜４を形成した後、図２（ａ）に示されるようにバリアメタル膜４上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜５を形成する（ステップ４）。シード膜５は、少なくとも凹部１ａの内面１ｂ上に形成されていればよいが、本実施の形態では凹部１ａの内面１ｂ上のみならず、層間絶縁膜１の凹部１ａ外の表面部であるフィールド部１ｃ上にもシード膜５が形成される。シード膜５の構成材料としては、例えばＣｕ等が挙げられる。
バリアメタル膜４上にシード膜５を形成した後、図２（ｂ）に示されるようにシード膜５上に、例えば物理気相成長法（ＰＶＤ法）、化学気相成長法（ＣＶＤ法）、または原子層成長法（ＡＬＤ法）によりシード膜５中および表面に存在している酸素をゲッタリングするための保護膜６を形成する（ステップ５）。
保護膜６は、シード膜５の構成材料より酸化されやすい材料から構成されている。ここで、シード膜５の構成材料より酸化されやすい材料であるか否かは、エリンガム図から容易に判別することができる。一般的には、エリンガム図において、酸化物を形成する標準生成自由エネルギーΔＧ０＝Ａ＋ＢＴ（ｋＪ／ｍｏｌ）を記述した場合、ΔＧ０が小さい材料ほど酸化されやすく、安定な酸化物を形成する。ここで、Ｃｕ配線形成プロセスにおいて適用される室温から４５０℃程度の特定の温度範囲を想定すると、ΔＧ０の傾きの方向、すなわちＢの正負が互いに一致し、かつＡ値が小さい材料ほど酸化されやすく、大気あるいは酸化性雰囲気中において安定な酸化物を形成するものと概ねみなすことができる。具体的には、ＣｕにおいてはＡ≧−３５０ｋＪであるが、Ｃｏ、Ｎｉ、Ｚｎ、Ｖ、Ｃｒ、Ｗ、Ｍｎ、Ａｌ、ＮｂあるいはＴｉにおいてはＢの正負がＣｕと同じでＡ＜−３５０ｋＪである。このことから、ＣｕよりもＣｏ等の方が、酸化されやすく、安定な酸化物を形成することが理解できる。したがって、シード膜５をＣｕから構成した場合には、少なくともＣｏ、Ｎｉ、Ｚｎ、Ｖ、Ｃｒ、Ｗ、Ｍｎ、Ａｌ、Ｎｂ、Ｔｉはシード膜５の構成材料より酸化されやすい材料と言える。
シード膜５上に保護膜６を形成した後、シード膜５中および表面に存在していた酸素を保護膜６にゲッタリングさせるため、真空中、Ａｒ、Ｎ２、Ｈ２等の不活性ガスや還元性ガス存在の減圧下、または常圧雰囲気中で、保護膜６に熱処理を施す（ステップ６）。この熱処理は、シード膜５の構成材料と保護膜６の構成材料とが顕著に反応しない温度にて行われる。
保護膜６に熱処理を施した後、図２（ｃ）に示されるように保護膜６の少なくとも一部を除去して、シード膜５の少なくとも一部を露出させる（ステップ７）。本実施の形態においては、保護膜６を後述する電解めっき工程で使用されるめっき液に溶解させて、保護膜６を除去する例について説明する。
ここで、めっき液に対して保護膜６が溶解するとともに、シード膜５までもが溶解してしまうおそれがあるが、これは、次のように電位条件等を調節することにより抑制することができる。図９は、Ｃｏにおける電位ｐＨ図である。この図は、横軸がｐＨ、縦軸が標準水素電極に対する電位を示したものであるが、めっき液中であっても、相対的な材料ごとの酸化還元、腐食の関係は成立する。この図９によれば、例えばめっき液として硫酸銅ベースの溶液を用いた場合、めっき液に相当するｐＨ１〜２に対し約−０．４７〜１．６Ｖの電位の領域Ｘ内であれば、Ｃｏがイオン化（溶解）する。この領域Ｘは、ＣｏおよびＣｏ酸化物がともに溶解する領域を示している。一方、図示はしないがＣｕにおける同様の電位ｐＨ図中で、Ｃｏの溶解する領域Ｘ（−０．４７Ｖ〜１．６Ｖ）内において、Ｃｕが溶解しない、或いは析出する領域が約−０．４７〜０．１Ｖの電位の範囲で存在する。したがって、シード膜５をＣｕから構成し、かつ保護膜６をＣｏから構成した場合には、めっき液への着液時に領域Ｘ内でありかつＣｕが溶解しない領域内となるような電位をシード膜５に与えることにより、シード膜５を溶解させずに保護膜６を溶解させることができる。保護膜６にＣｏ以外を用いた場合でも、保護膜６の構成材料とＣｕとの間に同様の電位関係を満足させればよい。なお、溶液の濃度によって、Ｃｕの析出と溶解のバランスが取れた電位は、約０．１ＶからＣｕの標準電極電位である０．３４Ｖまで幅をもつ。標準電極電位は、標準状態ですべての反応物および生成物のモル濃度、より正確には活量が１の場合の電極電位であり、電極特有の値である。また、同様にＣｏの析出と溶解のバランスがとれた電位も、−０．４７ＶからＣｏの標準電極電位である−０．２７７Ｖまで幅をもつ。
また上記においては、電位条件等を調節することによりシード膜５の溶解を抑制する例について説明したが、めっき液を変更してシード膜５の溶解を抑制してもよい。例えば、保護膜６をＷから構成した場合、ｐＨ１〜２のめっき液に対しては、酸化物や水酸化物が保護膜６の表面に形成されてしまう可能性があるが、めっき液としてｐＨ８．５〜９．０のピロリン酸銅ベースのめっき液を使用すれば、Ｃｕが析出し、ＷおよびＷ酸化物が溶解する領域が存在するので、シード膜５を溶解させずに保護膜６のみを溶解させることができる。したがって、この場合には、保護膜６の構成材料としてＷを使用することができる。Ｗは、Ｃｕとは共晶を形成する系で化合物を形成せず、また融点が高く拡散反応も生じ難いため、後の配線形成工程等への影響を最小限に抑えることが可能であり、ゲッタリングを行う材料として望ましい。もちろん、Ｃｏ等もゲッタリングを行う材料として有効であることは言うまでもない。
また、保護膜６は、図２（ｃ）に示されるように完全に除去してもよいが、シード膜５の少なくとも一部が露出していれば、不連続な膜として残存させてもよい。保護膜６を完全に除去した場合には、配線抵抗の上昇を抑制することができるという効果を有する。また、Ｃｏ等はＣｕめっきの際触媒効果を有するので、Ｃｏから構成された保護膜６を一部残存させた場合には、めっきを促進させることができる。また、配線中にＣｏ等が拡散することにより、配線の信頼性を向上させることもできる。
シード膜５の少なくとも一部を露出させた状態で、引き続き、めっき液中でシード膜５に電流を供給して、図３（ａ）に示されるようにシード膜５上に電解めっき法によりめっき膜７を形成する（ステップ８）。めっき膜７は凹部１ａの全体に埋め込まれるように形成される。めっき膜７の構成材料としては、例えばＣｕ等が挙げられる。
ここで、保護膜６の除去からめっき膜７を成長させるまでの、めっきで適用する電位の構成について、さらに詳細を述べる。なお、以下の説明では、シード膜５がＣｕ、保護膜６がＣｏから構成されているとともに、Ｃｕのめっき膜７を成長させる例について述べる。
前述のように、ｐＨ１〜２のＣｕめっき液中において、最初に、保護膜６がめっき液中で溶ける電位で、Ｃｕが溶解しない電位領域となるように、電位を基板に与える。このような電位を与えると、保護膜６が溶解している初期の状態から、次第に一部、シード膜５を構成するＣｕが基板表面に露出する状況が発生する。
このとき、Ｃｕが露出した表面に、めっき膜７としてのＣｕの析出が開始されるが、基板に与える電位を、Ｃｕの標準電極電位以下近傍で、初期に電位を与えておくことにより、保護膜６を構成するＣｏの溶解がより早く促進されるので、Ｃｕはほとんど成長しない、または、非常に遅くＣｕが成長する状況を実現させることができる。また、このときＣｏ表面上にはＣｕは析出しない。
この後、保護膜６を十分除去した後に、めっきが十分成長する電位、例えば基板に−０．６Ｖから−０．２Ｖの電位を与えれば、めっきを成長させることが可能になる。このとき、基板電位がＣｏの再析出の電位領域になっても、めっき液全体量からみると、Ｃｏがわずかなため、めっき膜７であるＣｕ膜中への再析出を考慮する必要はほとんどない。また、仮にＣｏをめっき膜７中に取り込む場合は、Ｃｏが所望の量、溶解した段階で、例えば基板に対する電位を与えない、いわゆる無電解状態にすると、一部Ｃｕと置換めっきされることにより、部分的にＣｏの残った状態にてＣｕめっきが生じ、その後再度電位を基板に与えることにより、Ｃｕめっきをウェハ全面で進行させることも可能である。
前述のように、めっき膜７を形成した後、めっき膜７のセルフエージング等の膜質の経時変化によるばらつきを防ぐため、めっき膜７等に熱処理を施し、図３（ｂ）に示されるようにシード膜５およびめっき膜７の結晶を成長させる（ステップ９）。結晶が成長したシード膜５とめっき膜７とは一体的な膜８（以下、この膜を配線膜８と称する）となる。
配線膜８を形成した後、例えば化学的機械的研磨（ＣＭＰ）により研磨して、凹部１ａ内に存在するバリアメタル膜４および配線膜８がそれぞれ残るように、層間絶縁膜１上の不要なバリアメタル膜４および配線膜８をそれぞれ除去する（ステップ１０）。具体的には、基板１００を研磨パッド（図示せず）に接触させた状態で、基板１００および研磨パッドを回転させるとともに基板１００上にスラリ（図示せず）を供給して、配線膜８等を研磨する。なお、ＣＭＰで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、凹部１ａ外の配線膜８等が除去されて、図３（ｃ）に示されるように凹部１ａ内のみに配線膜８等が残存し、第１層配線が形成される。
次いで、図４（ａ）に示されるように、層間絶縁膜１上に層間絶縁膜１と同様の方法により層間絶縁膜９を形成する（ステップ１１）。層間絶縁膜９の構成材料としては、層間絶縁膜１と同様の材料が挙げられる。本実施の形態においては、層間絶縁膜９が、ＲＩＥのストッパ膜および配線膜８の拡散を抑制するための抑制膜として機能するＳｉＣＮ膜１０、ＳｉＯＣ膜１１、ポリアリーレンエーテル膜（ＰＡＥ膜）１２およびＣＭＰにおける保護膜として機能するＳｉＯ２膜１３の積層構造から構成されている例について説明する。
層間絶縁膜９を形成した後、図４（ｂ）に示されるように層間絶縁膜９に、凹部１ａと同様の方法により凹部９ａを形成する（ステップ１２）。本実施の形態においては、凹部９ａは、配線溝およびビアホールとして機能する。
層間絶縁膜９に凹部９ａを形成した後、図５（ａ）に示されるように層間絶縁膜９上に、バリアメタル膜４と同様の方法によりバリアメタル膜１４を形成する（ステップ１３）。バリアメタル膜１４の構成材料としては、バリアメタル膜４と同様の材料が挙げられる。
層間絶縁膜９上にバリアメタル膜１４を形成した後、図５（ｂ）に示されるようにバリアメタル膜１４上に、シード膜５と同様の方法によりシード膜１５を形成する（ステップ１４）。シード膜１５は、凹部９ａの内面９ｂ上のみならず、層間絶縁膜９の凹部９ａ外の表面部であるフィールド部９ｃ上にも形成される。シード膜１５の構成材料としては、例えばＣｕ等が挙げられる。
バリアメタル膜１４上にシード膜１５を形成した後、図６（ａ）に示されるようにシード膜１５上に、保護膜６と同様の方法により保護膜１６を形成する（ステップ１５）。保護膜１６は、保護膜６と同様の材料から構成され、かつ保護膜６と同様の機能を有するものである。
シード膜１５上に保護膜１６を形成した後、保護膜６と同様に、保護膜１６に熱処理を施す（ステップ１６）。
保護膜１６に熱処理を施した後、保護膜６と同様に、図６（ｂ）に示されるように保護膜１６の少なくとも一部を除去して、シード膜１５の少なくとも一部を露出させる（ステップ１７）。
シード膜１５の少なくとも一部を露出させた状態で、引き続きシード膜１５に電流を供給して、図７（ａ）に示されるようにシード膜１５上に電解めっき法によりめっき膜１７を形成する（ステップ１８）。めっき膜１７は凹部９ａの全体に埋め込まれるように形成される。めっき膜１７の構成材料としては、例えばＣｕ等の金属が挙げられる。
めっき膜１７を形成した後、めっき膜７と同様に、めっき膜１７等に熱処理を施し、図７（ｂ）に示されるようにシード膜１５およびめっき膜１７の結晶を成長させる（ステップ１９）。結晶が成長したシード膜１５とめっき膜１７とは一体的な膜１８（以下、この膜を配線膜１８と称する）となる。
めっき膜１７等に熱処理を施した後、配線膜８等と同様に、層間絶縁膜９上の不要なバリアメタル膜１４および配線膜１８をそれぞれ除去する（ステップ２０）。これにより、凹部９ａ外の配線膜１８等が除去されて、図８に示されるように凹部９ａ内のみに配線膜１８等が残存し、第２層配線が形成される。なお、その後必要に応じてステップ１１〜２０を繰り返して第３層配線等を形成してもよい。
本実施の形態によれば、シード膜５，１５上に保護膜６，１６を形成して、保護膜６，１６に熱処理を施すので、シード膜５，１５の酸化を抑制することができる。すなわち、保護膜６，１６は、シード膜５，１５の構成材料より酸化されやすい材料から構成されているので、電解めっき前に大気中に開放された際、保護膜６，１６がシード膜５，１５よりも優先的に酸化される。さらに、シード膜５，１５の形成後、保護膜６，１６を真空連続で形成せず、一旦大気開放した後に形成した場合であっても、保護膜６，１６に熱処理を施すことで、保護膜６，１６がシード膜５，１５中および表面に存在する酸素をゲッタリングする。これにより、シード膜５，１５の酸化を抑制することができる。
本実施の形態によれば、保護膜６，１６の少なくとも一部をめっき液により溶解させて、シード膜５，１５の少なくとも一部を露出させるので、シード膜５，１５を大気中に晒すことなくめっきを施すことができる。
また、一般にシード膜が薄膜の場合、シード膜は熱処理時に凝集しやすい。これに対し、本実施の形態においては、シード膜５，１５上に保護膜６，１６を形成しているので、保護膜６，１６の構成材料がシード膜５，１５中に拡散する。これにより、シード膜５，１５が薄膜の場合であっても、シード膜５，１５の凝集を抑制することができる。
なお、上記実施の形態では、保護膜６に熱処理を施しているが、保護膜６に熱処理を施さなくともよい。この場合、シード膜５を形成するプロセスの後、大気開放することなくシード膜５上に保護膜６を積層する。その後の工程は、保護膜６に熱処理を施さない以外、上記実施の形態と同様である。この形態であっても、Ｃｕのシード膜５上にＣｏ等からなる保護膜６を形成するので、シード膜５の酸化を抑制することができる。すなわち、上述したようにＣｏ等はＣｕよりも酸化されやすいので、Ｃｕのシード膜５よりも優先的にＣｏ等からなる保護膜６が酸化される。また、Ｃｏ等が酸化されると、不動態または不動態に近い性質を有するものとなるので、Ｃｏ酸化物からなる保護膜６においては、酸素を透過し難い。これにより、シード膜５の酸化を抑制することができる。
（第２の実施の形態）
以下、図面を参照して、本発明の第２の実施の形態について説明する。なお、本実施の形態以降の実施の形態において、第１の実施の形態と重複する内容については、説明を省略する。本実施の形態では、バリアメタル膜上に、第１の金属と、第１の金属より酸化されやすい第２の金属とからなる合金膜を形成する例について説明する。図１０（ａ）〜図１０（ｃ）は本実施の形態に係る半導体装置の模式的な製造プロセス図である。
第１の実施の形態と同様に、層間絶縁膜１、凹部１ａ、バリアメタル膜４をそれぞれ形成するが、本実施の形態においては図１０（ａ）に示されるようにバリアメタル膜４上に、例えばＰＶＤ法、ＣＶＤ法、またはＡＬＤ法により合金膜１９を形成する。合金膜１９は、第１の金属と、第１の金属に添加され、第１の金属より酸化されやすい少なくとも１つの第２の金属とから構成される。ここで、第１の金属より第２の金属が酸化されやすいか否かは、第１の実施の形態で説明した手法により判別することができる。具体的には、例えば、第１の金属をＣｕとした場合、第１の金属より酸化されやすい第２の金属としては、Ｃｏ、Ｎｉ、Ｚｎ、Ｖ、Ｃｒ、Ｗ、Ｍｎ、Ａｌ、ＮｂあるいはＴｉ等が挙げられ、特にＭｎが好ましい。
バリアメタル膜４上に合金膜１９を形成した後、合金膜１９に熱処理を施す。このとき、真空中や不活性ガス雰囲気中での熱処理でも、一般に異種界面、すなわち合金膜１９の表面やバリアメタル膜４との境界面側に添加金属が拡散し析出する傾向がある。ただし好ましくは、添加金属の表面側での析出を促進させるために、若干の酸化性雰囲気あるいは添加金属が窒化物を形成する場合、窒化性雰囲気中で熱処理を施す。これにより、表面側で添加金属の酸化や窒化の反応が促進されて膜内で濃度勾配が生じるため、添加金属の膜表面への拡散、析出が進行する。
熱処理の温度としては、Ｃｕ配線形成プロセスで許容される一般的な温度である例えば４５０℃以下とすればよいが、凝集抑制の観点から２５０℃以下とすることがより好ましい。また、上述したように、合金膜の表面側の反応を促進させる場合、酸化等が過度に進むことを抑制するうえで、減圧下において熱処理を施すことが好ましい。この熱処理により、合金膜１９の表面に第２の金属が移動するとともに、第２の金属が酸化あるいは窒化される。さらに、電解めっき前に大気に晒された時点で、表面側の反応層は酸化されることになる。これにより、合金膜１９は図１０（ｂ）に示されるように第１の金属からなるシード膜２０と、シード膜２０上に第２の金属の酸化物からなる保護膜２１とに変換される。
シード膜２０および保護膜２１を形成した後、第１の実施の形態と同様に条件を制御しながら図１０（ｃ）に示されるように、保護膜２１の少なくとも一部を除去して、シード膜２０の少なくとも一部を露出させる。その後の工程は、第１の実施の形態と同様である。なお、めっき膜７の形成は、第１の実施の形態と同様に保護膜２０を完全に除去した状態で行われてもよく、また保護膜２０を一部残存させた状態で行われてもよい。
本実施の形態によれば、第１の金属と第２の金属とから合金膜１９を形成し、合金膜１９に熱処理を施して、シード膜２０とシード膜２０上に第２の金属の酸化物からなる保護膜２１とを形成するので、シード膜２０の酸化を抑制することができる。すなわち、第２の金属は第１の金属よりも酸化されやすいので、第１の金属よりも優先的に酸化される。また、第２の金属が酸化されると、不動態または不動態に近い性質を有するものとなるので、第２の金属の酸化物からなる保護膜２１においては、酸素を透過し難い。上述したような金属のうち、特に酸化物として不動態の性質を呈するのは、Ｃｏ、Ｎｉ、Ｃｒ、Ａｌ、Ｔｉとこれらの少なくとも１つを含む合金であるが、それら以外であってもＣｕより酸化されやすい金属類は、総じて同様の傾向を生じやすい。これにより、シード膜２０の酸化を抑制することができる。
本実施の形態によれば、合金膜１９からシード膜２０および保護膜２１を形成しているので、シード膜２０および保護膜２１をそれぞれ形成するよりも成膜に必要なチャンバ数を一つ削減することができ、効率的にシード膜２０および保護膜２１を形成することができる。
また、第１の実施の形態で説明したようにシード膜が薄膜の場合、シード膜は熱処理時に凝集しやすい。これに対し、本実施の形態においては第１の金属中に第２の金属を添加した合金膜１９を形成するので、第２の金属により第１の金属の凝集を抑制することができる。ここで、第１の金属中には第２の金属が拡散しているので、本実施の形態のように合金膜１９を形成する方が、第１の実施の形態のようにシード膜５，１５上に保護膜６，１６を形成するよりも、シード膜の凝集をより確実に抑制することができる。これにより、保護膜２１の形成や酸素のゲッタリングを行う際の熱処理をより効果的に行うことができる。
（第３の実施の形態）
本発明の第３の実施の形態について説明する。上記第２の実施の形態では、例えば第１の金属をＣｕとした場合、第１の金属より酸化されやすい第２の金属として、Ｃｏ、Ｎｉ、Ｚｎ、Ｖ、Ｃｒ、Ｗ、Ｍｎ、Ａｌ、ＮｂあるいはＴｉ等が使用できることを説明したが、本実施の形態では、第１の金属としてＣｕを使用し、第２の金属としてＡｌを使用した例について説明する。図１１は、Ａｌにおける電位ｐＨ図である。
第２の実施の形態と同様に、層間絶縁膜１、凹部１ａ、バリアメタル膜４、合金膜１９をそれぞれ形成するが、本実施の形態においては合金膜１９を構成する第１の金属としてＣｕを使用し、第２の金属としてＡｌを使用する。この合金膜１９は、第２の実施の形態と同様に、例えばＰＶＤ法、ＣＶＤ法、またはＡＬＤ法により形成することができる。
バリアメタル膜４上に合金膜１９を形成した後、合金膜１９に熱処理を施す。この熱処理により、合金膜１９の表面にＡｌが移動するとともに、Ａｌが酸化される。これは、第２の実施の形態で述べたように、異種界面に添加金属が拡散し、析出する傾向があるためであるが、熱処理条件を酸化雰囲気にすることにより、Ａｌの表面析出とＡｌＯＸの形成が行われ、表面へのＡｌの析出がより促進される。そして、このＡｌＯＸが合金膜１９の表面全体に膜として形成されると、ＡｌＯＸが酸化防止膜として働き、酸化もそれ以上進まない。これにより、合金膜１９から主にＣｕからなるシード膜２０と、シード膜２０上にＡｌＯＸからなる保護膜２１とが形成される。
シード膜２０および保護膜２１を形成した後、保護膜２１をめっき液に溶解させることにより、保護膜２１の少なくとも一部を除去して、シード膜２０の少なくとも一部を露出させる。このとき、シード膜２０および保護膜２１に対し、ｐＨが１〜２のめっき液中で、シード膜２０の主構成元素であるＣｕが溶解せず、かつＡｌＯＸが溶解する電位を印加する。具体的には、図１１に示されるように例えばめっき液として硫酸銅ベースの溶液を用いた場合、めっき液に相当するｐＨ１〜２に対し約−１．８Ｖ以上の電位の領域Ｙ内であれば、Ａｌがイオン化（溶解）する。この領域Ｙは、ＡｌおよびＡｌＯＸがともに溶解する領域を示している。一方、図示はしないがＣｕにおける同様の電位ｐＨ図中で、Ａｌの溶解する領域Ｙ内において、Ｃｕが溶解しない、或いは析出する領域が約−１．８〜０．１Ｖの電位の範囲で存在する。したがって、合金膜１９をＣｕおよびＡｌから構成した場合には、めっき液への着液時に領域Ｙ内でありかつＣｕが溶解しない領域内となるような電位、例えば水素基準電極電位に対して−１Ｖとなるような電位をシード膜２０および保護膜２１に与えることにより、めっき液に対してシード膜２０を構成するＣｕを溶解させずに保護膜２１を構成するＡｌＯＸを溶解させることができる。なお、溶液の濃度によって、Ｃｕの析出と溶解のバランスが取れた電位は、約０．１ＶからＣｕの標準電極電位である０．３４Ｖまで幅をもち、Ａｌの溶解と析出のバランスがとれた電位も、−１．８ＶからＡｌの標準電極電位である−１．６７６Ｖまで幅をもつ。
ＡｌＯＸを溶解させた後、印加電圧を埋め込みに適した電圧に切り替えて、めっき膜７を形成する。ここで、より詳細には、第1の実施の形態と同様に、シード膜２０を構成するＣｕが露出した表面に、めっき膜７であるＣｕの析出が開始されるが、基板に与える電位を、Ｃｕの標準電極電位以下近傍で、初期に電位を与えておくことにより、保護膜２１であるＡｌＯＸ、Ａｌの溶解はより早く促進し、Ｃｕはほとんど成長しない、または、非常に遅くＣｕが成長する状況を実現させることができる。また、このときＡｌ表面上にはＣｕは析出しない。この後、保護膜２１を十分除去した後に、めっきが十分成長する電位、例えば基板に−０．６Ｖから−０．２Ｖの電位を与えれば、めっきを成長させることが可能になる。保護膜２１がＡｌＯＸ膜の場合、Ｃｕのめっき電位よりもＡｌの析出開始電位が、より低いため、Ａｌの再析出を考慮せず、十分な速さのＣｕ膜の成長を得ることができるのが、より望ましい特徴のひとつでもある。めっき膜７を形成した後の工程は、第１の実施の形態と同様である。
本実施の形態によれば、合金膜１９の第１の金属としてＣｕを使用し、かつ第２の金属としてＡｌを使用するので、第２の実施の形態と同様の効果を得ることができる他、Ａｌは酸化物（ＡｌＯＸ）が安定であり、またＣｕとの相性も良いので、シード膜２０の酸化をより抑制することができる。
（第４の実施の形態）
以下、図面を参照して、本発明の第４の実施の形態について説明する。本実施の形態では、層間絶縁膜のフィールド部上よりも凹部内の方が薄い保護膜を形成する例について説明する。図１２は本実施の形態に係る半導体装置の模式的な製造プロセス図である。
第１の実施の形態と同様に、層間絶縁膜１、凹部１ａ、バリアメタル膜４、シード膜５、保護膜６をそれぞれ形成するが、本実施の形態においては図１２に示されるように、保護膜６は、膜厚が基板における凹部１ａ外の表面部上、すなわち層間絶縁膜１のフィールド部１ｃ上よりも凹部１ａ内の方が薄くなるように形成される。具体的には、例えば、保護膜６の膜厚が初めからフィールド部１ｃ上よりも凹部１ａ内の方が薄くなるように形成してもよく、また保護膜６の成膜後に例えばスパッタ等のエッチングにより凹部１ａの底部または側壁部が薄くなるように処理することにより、フィールド部１ｃ上よりも凹部１ａ内の方が薄くなるように形成してもよい。
このような保護膜６を形成した後、第１の実施の形態と同様に、保護膜６の少なくとも一部を除去して、シード膜５の少なくとも一部を露出させる。その後の工程は、第１の実施の形態と同様である。
本実施の形態によれば、保護膜６の膜厚が層間絶縁膜１のフィールド部１ｃ上よりも凹部１ａ内の方が薄くなるように保護膜６を形成するので、保護膜６をめっき液に溶解させた場合に、フィールド部１ｃ上のシード膜５より凹部１ａ内のシード膜５の方が早く露出する。これにより、凹部１ａ内に対してほぼ選択的にめっき膜７の形成を行うことができるため、フィールド部１ｃ上におけるめっき膜７の膜成長を抑制でき、ＣＭＰの際の負荷を軽減することができる。
（第５の実施の形態）
以下、図面を参照しながら本発明の第５の実施の形態について説明する。本実施の形態では、第３の実施の形態のように第１の金属としてＣｕを使用し、第２の金属としてＡｌを使用する場合において、Ｃｕの表面に析出するＡｌの析出量を制御する例について説明する。図１３（ａ）〜図１４（ｃ）は本実施の形態に係る半導体装置の模式的な製造プロセス図である。
第３の実施の形態と同様に、層間絶縁膜１、凹部１ａ、バリアメタル膜４、合金膜１９をそれぞれ形成するが、本実施の形態においては、シード膜２０の主構成元素であるＣｕの表面に析出するＡｌの析出量を制御する。ここで、合金膜１９がＣｕＡｌＸから構成されている場合、合金膜１９中に含まれるＡｌの総量は、合金膜１９の表面側へ拡散および析出する量と相関関係がある。すなわち、合金膜１９に含まれるＡｌの量が多いほど、合金膜１９の表面側へ拡散および析出する量は増大する。
例えば、Ｃｕの表面にＡｌを均一に析出させる場合には、例えば、合金膜１９の成膜時に基板に加えるバイアスなどを制御して、図１３（ａ）に示されるように膜厚がほぼ均一の合金膜１９を形成する。この場合、合金膜１９の膜厚がほぼ均一となっているので、合金膜１９に熱処理を施すと、シード膜２０の構成元素であるＣｕの表面に析出量がほぼ均一のＡｌが析出するともに酸化される。したがって、図１３（ｂ）に示されるような膜厚がほぼ均一のＡｌＯＸからなる保護膜２１が形成される。
また、Ｃｕの表面に析出するＡｌの析出量を各箇所によって変えてもよい。例えば、まず、合金膜１９の成膜時に基板に加えるバイアスなどを制御して、図１４（ａ）に示されるように凹部１ａ内の側壁部および底部に膜厚がほぼ均一の合金膜１９を形成する。次いで、凹部１ａ内の成膜がほぼ生じないように金属の引き込みバイアスをＯＦＦにするなどして、図１４（ｂ）に示されるように基板における凹部１ａ外の表面部上、すなわちフィールド部１ｃ上に合金膜１９を積み増し、フィールド部１ｃ上の合金膜１９の膜厚を増大させる。これにより、フィールド部１ｃ上の合金膜１９中に含まれるＡｌの量が凹部１ａ内の合金膜１９中に含まれるＡｌの量よりも多くなる。そして、この合金膜１９に熱処理を施すと、凹部１ａ内よりもフィールド部１ｃ上の方が、Ａｌが多く析出する。これにより、図１４（ｃ）に示されるようにフィールド部１ｃ上には膜厚が厚いＡｌＯＸからなる保護膜２１が形成され、凹部１ａ内には膜厚が薄いＡｌＯＸからなる保護膜２１が形成される。
次いで、保護膜２１をめっき液に溶解させて、保護膜２１の少なくとも一部を除去して、シード膜２０の少なくとも一部を露出させる。このとき、シード膜２０および保護膜２１に対し、ｐＨが１〜２のめっき液中で、シード膜２０の主構成元素であるＣｕが溶解せず、かつＡｌＯＸが溶解する電位を印加する。ここで、膜厚がほぼ均一の保護膜２１を形成した場合には、各箇所における保護膜２１の除去をほぼ同時に終了させることができる。また、フィールド部１ｃ上に膜厚が厚い保護膜２１を形成し、かつ凹部１ａ内に膜厚が薄い保護膜２１を形成した場合には、フィールド部１ｃ上の保護膜２１より凹部１ａ内の保護膜２１の方が早く溶け終わる。
保護膜２１を溶解により除去した後、印加電圧を埋め込みに適した電圧に切り替えて、めっき膜７を形成する。その後の工程は、第１の実施の形態と同様である。
本実施の形態によれば、合金膜１９に含まれるＡｌの析出量を制御して、膜厚がほぼ均一の保護膜２１を形成した場合には、均一に各箇所において保護膜２１を除去することができるので、各箇所における保護膜２１の除去をほぼ同時に終了させることができる。
本実施の形態によれば、合金膜１９に含まれるＡｌの合金表面への析出量を制御して、フィールド部１ｃ上に膜厚が厚い保護膜２１を形成し、かつ凹部１ａ内に膜厚が薄い保護膜２１を形成した場合には、フィールド部１ｃ上に保護膜２１を残存させた状態で、めっき膜７を形成することができる。この場合、フィールド部１ｃ上に残存している保護膜２１上にはほぼめっき膜７が形成されないので、ほぼ凹部１ａ内のみにめっき膜７を形成することができる。すなわち、これは、ボトムアップ成長を生じさせるための、フィールド部１ｃ上にめっき膜の成長を抑制するサプレッサーと同様の効果を生じさせるものであり、この効果によりめっき膜７のボトムアップ成長が可能となる。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更することが可能である。例えば、第２〜５の実施の形態では、第１層配線の製造工程について説明したが、第２層配線も同様の製造工程により製造してもよい。
１、９…層間絶縁膜、１ａ、９ａ…凹部、４、１４…バリアメタル膜、５、１５、２０…シード膜、６、１６、２１…保護膜、７、１７…めっき膜、８、１８…配線膜、１９…合金膜、１００…基板。

Claims (5)

  1. 表面に凹部を有する基板の少なくとも前記凹部の内面上に、シード膜を形成する工程と、
    前記シード膜上に、前記シード膜の構成材料より酸化されやすい材料からなる保護膜を形成する工程と、
    前記保護膜に熱処理を施す工程と、
    熱処理が施された前記保護膜の少なくとも一部を除去し、前記シード膜の少なくとも一部を露出させる工程と、
    少なくとも一部が露出した前記シード膜に電流を供給して、前記シード膜上に前記凹部に埋め込まれるように電解めっきによりめっき膜を形成する工程と、
    前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程と
    を具備することを特徴とする、半導体装置の製造方法。
  2. 表面に凹部を有する基板の少なくとも前記凹部の内面上に、第１の金属と、前記第１の金属より酸化されやすい少なくとも１つの第２の金属とからなる合金膜を形成する工程と、
    前記合金膜に熱処理を施し、第１の金属からなるシード膜と前記シード膜上に第２の金属の酸化物からなる保護膜とを形成する工程と、
    前記保護膜の少なくとも一部を除去し、前記シード膜の少なくとも一部を露出させる工程と、
    少なくとも一部が露出した前記シード膜に電流を供給して、前記シード膜上に前記凹部に埋め込まれるように電解めっきによりめっき膜を形成する工程と、
    前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程と
    を具備することを特徴とする、半導体装置の製造方法。
  3. 前記第１の金属がＣｕであり、前記第２の金属がＣｏ、Ｎｉ、Ｚｎ、Ｖ、Ｃｒ、Ｗ、Ｍｎ、Ａｌ、ＮｂおよびＴｉからなる群から選択される少なくとも１つの金属である、請求項２に記載の半導体装置の製造方法。
  4. 前記保護膜の少なくとも一部の除去が、めっき液に前記保護膜を溶解させることにより行われる、請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記保護膜の溶解は、前記シード膜の構成材料が前記めっき液に溶解されず、かつ前記保護膜の構成材料が溶解する電位を前記シード膜に与えながら行われる、請求項４に記載の半導体装置の製造方法。
JP2009287332A 2008-12-26 2009-12-18 半導体装置の製造方法 Pending JP2010171398A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009287332A JP2010171398A (ja) 2008-12-26 2009-12-18 半導体装置の製造方法
US12/646,598 US8110497B2 (en) 2008-12-26 2009-12-23 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008334976 2008-12-26
JP2009287332A JP2010171398A (ja) 2008-12-26 2009-12-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010171398A true JP2010171398A (ja) 2010-08-05

Family

ID=42285475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287332A Pending JP2010171398A (ja) 2008-12-26 2009-12-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8110497B2 (ja)
JP (1) JP2010171398A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129840A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435887B2 (en) * 2011-06-02 2013-05-07 International Business Machines Corporation Copper interconnect formation
JP5931428B2 (ja) 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
JP6343256B2 (ja) * 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
US10276397B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. CVD metal seed layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269213A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 半導体装置の製造方法
JP2001319930A (ja) * 2000-03-02 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2007150298A (ja) * 2005-11-23 2007-06-14 Internatl Business Mach Corp <Ibm> 導体−誘電体構造およびこれを作成するための方法
JP2008060431A (ja) * 2006-09-01 2008-03-13 Sony Corp 半導体装置の製造方法
JP2009212232A (ja) * 2008-03-03 2009-09-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
JP5076452B2 (ja) * 2006-11-13 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080113508A1 (en) * 2006-11-13 2008-05-15 Akolkar Rohan N Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill
DE102006062032A1 (de) * 2006-12-29 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269213A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 半導体装置の製造方法
JP2001319930A (ja) * 2000-03-02 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2007150298A (ja) * 2005-11-23 2007-06-14 Internatl Business Mach Corp <Ibm> 導体−誘電体構造およびこれを作成するための方法
JP2008060431A (ja) * 2006-09-01 2008-03-13 Sony Corp 半導体装置の製造方法
JP2009212232A (ja) * 2008-03-03 2009-09-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129840A (ja) * 2009-12-21 2011-06-30 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
US20100167529A1 (en) 2010-07-01
US8110497B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
US7994055B2 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US9768060B2 (en) Systems and methods for electrochemical deposition on a workpiece including removing contamination from seed layer surface prior to ECD
US8766342B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
US7381643B2 (en) Wiring structure forming method and semiconductor device
TW201113934A (en) Methods for multi-step copper plating on a continuous ruthenium film in recessed features
JP2010171398A (ja) 半導体装置の製造方法
JP2008047719A (ja) 半導体装置の製造方法
JPH11307481A (ja) 電解めっき装置および電解めっき方法
JP4634977B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010045255A (ja) 半導体装置及び半導体装置の製造方法
US7939421B2 (en) Method for fabricating integrated circuit structures
JP5667485B2 (ja) 半導体装置の製造方法、及び半導体装置
US20160126134A1 (en) Systems and methods for removing contamination from seed layer surface
JP2010080525A (ja) 半導体装置の製造方法
US6600230B2 (en) Seedlayer for plating metal in deep submicron structures
KR100488223B1 (ko) 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법
JP3715975B2 (ja) 多層配線構造の製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
KR20050122629A (ko) 반도체 소자의 구리 배선 구조 및 그 형성방법
JP2008147467A (ja) 半導体装置および半導体装置の製造方法
JP3780204B2 (ja) バリアメタル膜又は密着層形成方法及び配線形成方法
US20010029081A1 (en) Method for producing semiconductor device
JP2001085390A (ja) 半導体装置の製造方法
JP2003309082A (ja) 半導体装置の構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140207