DE102006062032A1 - Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination - Google Patents

Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination Download PDF

Info

Publication number
DE102006062032A1
DE102006062032A1 DE102006062032A DE102006062032A DE102006062032A1 DE 102006062032 A1 DE102006062032 A1 DE 102006062032A1 DE 102006062032 A DE102006062032 A DE 102006062032A DE 102006062032 A DE102006062032 A DE 102006062032A DE 102006062032 A1 DE102006062032 A1 DE 102006062032A1
Authority
DE
Germany
Prior art keywords
layer
seed layer
protective layer
conductive
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006062032A
Other languages
English (en)
Inventor
Frank Feustel
Thomas Werner
Kai Frohberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006062032A priority Critical patent/DE102006062032A1/de
Priority to US11/778,291 priority patent/US20080160762A1/en
Publication of DE102006062032A1 publication Critical patent/DE102006062032A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Um eine Kontamination einer Saatschicht, die typischerweise hoch reaktiv ist, durch eine äußere Atmosphäre während des Bildens von Verbindungsleitungsstrukturen in einem Halbleiterbauteil zu vermeiden, wird eine Schutzschicht gebildet. Die Schutzschicht umfasst eine Oxidschicht, die in einer oxidierenden Umgebung vor dem Transport des Halbleiterbauteiles zu einer nachfolgenden Prozessanlage gebildet wird.

Description

  • Das Gebiet der vorliegenden Erfindung
  • Die vorliegende Anmeldung bezieht sich im Allgemeinen auf das Gebiet der Herstellung von integrierten Schaltkreisen und insbesondere auf den Schutz von Metallschichten die über einem strukturierten dielektrischen Material, das Gräben und Vias aufweist, gebildet sind.
  • Beschreibung des Standes der Technik
  • Ein integrierter Schaltkreis weist eine große Zahl von Schaltungselementen, wie Transistoren, Kondensatoren, Wiederständen und der gleichen auf, die in oder auf einem geeigneten Substrat angeordnet sind, das normalerweise eine im Wesentlichen plane Struktur aufweist. Auf Grund der großen Zahl von Schaltungselementen und dem erforderlichen komplexen Layout der integrierten Schaltkreise, kann die elektrische Verdrahtung der individuellen Schaltungselemente im Allgemeinen nicht auf derselben Ebene gebildet werden auf der die Schaltungselemente angefertigt werden, sondern benötigt eine oder mehrere zusätzliche Verdrahtungsschichten, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten beinhalten im Allgemeinen metallaufweisende Leitungen, die elektrische Verbindungen, die in einer Ebene liegen, als auch eine Vielzahl von Verbindungen zwischen den Ebenen aufweisen, die auch als Kontaktlöcher bzw. Vias bezeichnet werden, die mit einem geeigneten Metall gefüllt sind, und die elektrische Verbindungen zwischen zwei benachbarten aufeinanderliegenden Metallisierungsschichten ermöglichen, wobei die Metall aufweisenden Leitungen und Kontaktlöcher üblicherweise auch als Verbindungsleitungsstrukturen bezeichnet werden.
  • Wegen der kontinuierlichen Verkleinerung der auftretenden Größen der Schaltungselemente in modernen integrierten Schaltkreisen, nimmt die Zahl der Schaltungselemente auf einem Chipbereich, die Packungsdichte, zu. Dabei wird sogar eine noch größere Zahl von elektrischen Verbindungen benötigt, um die erwünschte Funktionalität zu gewährleisten. Deshalb nimmt die Zahl der aufeinander gestapelten Metallisierungsschichten normaler weise zu, wenn die Zahl der der Schaltungselemente pro Chipbereich größer wird. Die Herstellung einer Vielzahl von Metallisierungsschichten bringt äußerst herausfordernde Probleme mit sich, die gelöst werden müssen, wie die mechanische, thermische und elektrische Zuverlässigkeit von einer Vielzahl von aufeinander gestapelten Schichten, die bei hochentwickelten Mikroprozessoren verwendet werden können. Halbleiterhersteller ersetzen immer häufiger das gut bekannte Metallisierungsmetall Aluminium durch ein Metall, das höhere Stromdichten zulässt und deswegen eine Verkleinerung der Dimension der Verbindungen und dadurch auch eine Reduzierung der Anzahl der Metallisierungsschichten erlaubt. Zum Beispiel Kupfer und Kupferlegierungen sind Materialien, die auf Grund ihrer besseren Eigenschaften in Bezug auf Elektromigration und auf Grund ihrer bedeutend kleineren elektrischen Wiederstände, im Vergleich zu Aluminium, als Ersatz für Aluminium benutzt werden. Trotz dieser Vorteile weist Kupfer Nachteile hinsichtlich der Verarbeitung und Handhabung von Kupfer in Halbleiteranlagen auf. Beispielsweise kann Kupfer nicht effizient auf größere Substrate mit üblichen Abscheidverfahren, wie das Chemische Gasphasenabscheideverfahren (CVD), angewandt werden, und kann ebenfalls nicht effektiv mit den typischerweise angewandten anisotropen Ätzverfahren, strukturiert werden. Folglich wird bei der Herstellung von Metallisierungsschichten mit Kupfer die sogenannte Damaszener- oder Einlege-Technik (Einfach oder Doppelt) bevorzugt eingesetzt, wobei erst eine dielektrische Schicht gebildet und dann gemustert wird, um Gräben und Kontaktlöcher zu erhalten, die darauf mit einem auf Kupfer basierenden Metall gefüllt werden. Ein weiterer großer Nachteil der Nutzung von Kupfer ist seine Neigung in vielen dielektrischen Materialien, wie in Siliziumdioxid, das ein übliches und bewährtes dielektrisches Material zur Herstellung von integrierten Schaltkreisen ist, leicht zu diffundieren.
  • Deshalb ist es notwendig ein sogenanntes Barrierenschichtmaterial in Kombination mit auf Kupfer basierenden Metallisierungen zu benutzen, um wesentlich die Diffusion des Kupfers in dem Dielektrikum zu verhindern, und auch jegliche Diffusion von Kupfer in das umgebende dielektrische Material zu verringern, da Kupfer leicht in sensible Halbleiterbereiche wandern kann, und dabei bedeutsam deren Eigenschaften ändert. Das Barrierenschichtmaterial zwischen dem Kupfer und dem dielektrischen Material sollte dennoch zusätzlich zu den erforderlichen Barriereneigenschaften eine gute Haftfähigkeit zu dem dielektrischen Material wie auch zu dem Kupfer besitzen, um die mechanische Stabilität der Verbindungsleitung zu gewährleisten, und sollte einen möglichst geringen elektrischen Widerstand haben, um die elektrischen Eigenschaften der Verbindungsleitung nicht übermäßig zu beeinträchtigen.
  • In Bezug auf die 1a1c wird eine typische Prozesstechnik für die Herstellung von hochentwickelten auf Kupfer basierenden integrierten Schaltkreisen beschrieben. 1a stellt eine schematische Querschnittansicht einer Halbleiterstruktur 100 dar, die ein Substrat 101 umfasst, zum Beispiel ein Halbleitersubstrat, das eine Vielzahl individueller Schaltungselemente (nicht gezeigt), wie Transistoren, Wiederstände, Kondensatoren und der gleichen, trägt. Das Substrat 101 ist stellvertretend für jede Art von entsprechenden Substraten mit oder ohne zusätzliche Schaltungselemente und kann, insbesondere, ein Substrat mit hochentwickelten integrierten Schaltkreisen darstellen, das darin Schaltungselemente mit kritischen Abmessungen im Bereich von weit unter ein Mikrometer, aufweist. Eine erste dielektrische Schicht 102 wird über dem Substrat 101 gebildet und stellt einen Graben oder ein Durchgangsloch 105 bereit, um eine Verbindungsleitungs- und/oder Via-Struktur zu bilden. Der Graben 105 ist mit einem Barrierenschichtmaterial 103 und einer Saatschicht 104 beschichtet.
  • Die Barrierenschicht 103 kann aus Tantal (Ta) und/oder Tantalnitrid (TaN) oder anderen Materialien bestehen, die wesentlich die Diffusion von leitendem Metall in das dielektrische Material 102 verhindern können. Die Saatschicht 104 beinhaltet typischerweise Kupfer (Cu), Kupferlegierungen, Silber, Wolfram oder jedes andere geeignete leitende Material, das als Basis für einen anschließenden elektrochemischen Abscheidprozess geeignet ist.
  • Die Struktur 100 kann auf der Basis von gängigen Techniken gebildet werden. Insbesondere, kann die Barrierenschicht 103 unter Verwendung von PVD-Verfahren (Physikalische Abscheidung aus der Dampfphase), wie Sputterverfahren, oder von CVD-Verfahren (Chemische Gasphasenabscheidung), wie Atomlagenabscheidverfahren (ALD), gebildet werden. Die Saatschicht 104 kann auf der Basis von PVD, CVD, stromlosen Galvanisieren bzw. Plattieren und der gleichen gebildet werden.
  • Nach dem Abscheiden der Saatschicht 104 und der Barrierenschicht 103 wird das Substrat 101 weiteren Herstellungsprozessen unterzogen. Normalerweise muss die Verbindungsleitungs/Via-Struktur 105 mit einem Metall gefüllt werden. Zu diesem Zweck hat sich elektrisches Galvanisieren bzw. Elektroplattieren als durchführbare Technik hinsichtlich des Durchsatzes und der Fülleigenschaften bewiesen. Das Substrat 101 muss hierfür von der Abscheidanlage, die für das Bilden der Barrierenschicht 103 und/oder der Saatschicht 104 verwendet wurde, zu einer Galvanisierungsanlage transportiert werden.
  • 2 zeigt schematisch die verschiedenen Bearbeitungsanlagen, die benötigt werden um die Verbindungsleitungs/Via-Strukturen in einem Substrat zu füllen. Die Saatschichtabscheidung findet normalerweise unter Vakuumbedingungen in einer Abscheidanlage 201 statt. Wenn die Abscheidung abgeschlossen ist wird das Substrat 101 in eine Schleusenkammer 202 mit einer N2-reichen oder mit einer anderen reaktionsträgen Atmosphäre befördert, bevor es die Abscheidanlage verlässt. Die Schleusenkammer 202 trennt eine Abscheidekammer 204 von der Reinraumatmosphäre, dadurch wird eine mögliche Kontamination der Abscheidkammer 204 mit externen kontaminierenden Stoffen, wie Luftfeuchtigkeit und der gleichen, im Wesentlichen vermieden. Wenn das Substrat 101 die Abscheidanlage 201 verlässt, wird ein Transportsystem 203 eingesetzt, um das Substrat 101 zur nächsten Bearbeitungsanlage zu bewegen, die typischerweise eine Elektroplattieranlage ist. In der Elektroplattieranlage 205 werden die Verbindungsstrukturen von dem Substrat mit einem leitenden Material, das typischerweise Kupfer (Cu) enthält, gefüllt.
  • Während des Transports kann das Substrate 101 in Kontakt mit der Umgebungsluft des Reinraums kommen und dabei die Saatschicht 104 kontaminieren, auch wenn hochentwickelte Transportbehälter eingesetzt werden. Kupfer ist ein hoch reaktionsfreudiges Metall und wenn es der Umgebungsluft ausgesetzt wird, können sich auf verschiedenen Bereichen der Saatschicht 104 Oxide bilden oder andere Reaktionen der Saatschicht mit in der Luft vorhandenen Bestandteilen stattfinden.
  • 1b bildet schematisch eine Halbleiterstruktur 100 ab die mit der Luft 106 in dem Reinraum in Kontakt kommt. Das Profil oder die Oberfläche der Saatschicht 104 kann, auf Grund der Bildung von Oxidregionen, Grübchenkorrosion und anderen Reaktionen, die auf der Oberfläche der Saatschicht stattfinden, rau werden. Diese veränderte Oberfläche der Saatschicht 104 kann während dem elektrochemischen Füllen des Metalls, in die Vebindungleitung/Via-Struktur, Fehler verursachen.
  • 1c bildet die Halbleiterstruktur 100, nach dem Elektroplattierprozess, schematisch ab. Über der Saatschicht 104 wurde eine Metallschicht gebildet, die Kupfer oder Kupferlegierungen enthalten kann. Die unregelmäßige Form der Saatschicht 104 und anwesende Kontaminationskomponenten können eine verminderte Qualität der Grenzfläche zu der Metallschicht 107 verursachen. Zum Beispiel können Hohlräume und Versetzungen 108 auftreten, wie im 1c gezeigt, wodurch das Leistungsvermögen der Verbindungsleitungs/Via-Struktur deutlich vermindert sein kann.
  • In Hinblick auf die oben beschriebene Situation gibt es einen Bedarf für eine Technik, die die Kontamination der Saatschicht durch äußere Komponenten, vor dem folgenden elektrochemischen Abscheidprozess, reduziert.
  • Überblick über die Erfindung
  • Die vorliegende Anmeldung bezieht sich im Allgemeinen auf eine Methode zum Schützen einer leitenden Schicht einer Halbleiterstruktur vor äußerer Kontamination. Einige Aspekte der vorliegenden Anmeldung beziehen sich auf den Schutz der Saatschicht in Verbindungsleitungs/Vias-Strukturen vor äußerer Kontamination. Zum Beispiel Kupfersaatschichten oder Kupferverbindungen enthaltende Saatschichten können effizient vor äußerer Kontamination durch Schutzschichten, die über der Saatschicht gebildet werden, geschützt werden. In manchen anschaulichen Ausführungsformen gemäß der vorliegenden Anmeldung, sind die Schutzschichten Oxidschichten, wie Kupferoxidschichten. Die Oxidschichten können auf kontrollierte Weise hergestellt werden und können eine vorher festgelegte Dicke haben. Außerdem kann die Oxidschicht die Saatschicht vor der Umgebungsluft schützen, wenn die Halbleiterstruktur von der Abscheidanlage zu der nachfolgenden Bearbeitungsanlage transportiert wird.
  • Nach einer hier beschriebenen anschaulichen Ausführungsform umfasst ein Verfahren zum Bilden von Verbindungsleitungsstrukturen in einem Substrat einer Mikrostruktur das Bilden einer Saatschicht zum initiieren eines nachfolgenden elektrochemischen Abscheidprozesses und das Bilden einer Schutzschicht über der Saatschicht.
  • Nach einer weiteren anschaulichen Ausführungsform umfasst ein Verfahren zum Bilden einer leitenden Struktur das Bilden einer leitenden Schicht in einer Abscheidanlage und das Oxidieren eines Teiles der leitenden Schicht in der selben Abscheidanlage vor dem Transport der leitenden Struktur von der Abscheidanlage zu den nachfolgenden Bearbeitungsanlagen.
  • Nach einer weiteren anschaulichen Ausführungsform umfasst ein Verfahren zum Bilden einer Damaszenerstruktur eines Halbleiterbauteiles das Bilden einer leitenden Schicht und das Bilden einer Schutzschicht auf der leitenden Schicht in einer O2-reichen Atmosphäre.
  • Kurze Beschreibung der Figuren
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den beigefügten Ansprüchen definiert und werden mit den nachfolgenden detaillierten Beschreibungen offensichtlich, wenn diese in Bezug zu den begleitenden Figuren gesetzt werden, in denen:
  • 1a1c eine schematischen Querschnittansicht eines Halbleiterbauelements, das eine Verbindungs/Via-Struktur beinhaltet, in verschiedenen Phasen des Herstellungsprozesses, gemäß Prozessverfahren nach dem Stand der Technik;
  • 2 einen schematisch dargestellten Prozessablauf zum Bilden der in den 1a, 1c und 1d gezeigten Verbindungsleitungs- oder Viastrukturen;
  • 3a3d eine schematisch dargestellte Querschnittansicht eines Halbleiterbauteils, das eine Verbindungsleitungs- oder Viastruktur beinhaltet, in verschiedenen Phasen während des Herstellungsprozesses, gemäß der vorliegenden Erfindung; und
  • 4 einen schematisch dargestellten anschaulichen Prozessablauf, zeigt.
  • Detaillierte Beschreibung
  • Während die vorliegende Erfindung in Bezug auf die Ausführungsformen der folgenden detaillierten Beschreibung und die Figuren beschrieben wird, ist anzumerken, dass die folgende detaillierte Beschreibung, wie auch die Figuren nicht beabsichtigen die vorliegende Erfindung auf die gezeigten beschriebenen Ausführungsformen zu beschränken, sondern die beschriebenen erläuternden Ausführungsformen zeigen lediglich beispielhaft die verschiedenen Aspekte der vorliegenden Erfindung, deren Schutzbereich durch die angehängten Ansprüche definiert ist.
  • Die vorliegende Anmeldung bezieht sich auf eine Technik, die das Problem der Oberflächenkontaminierung von freiliegenden Metallregionen während des Bildens von Vias, Verbindungsleitungen oder dergleichen in einer dielektrischen Schicht betrifft, was zu einer reduzierten Zuverlässigkeit und zu einer reduzierten Ausbeute führen kann, insbesondere wenn Halbleiterbauteile, die auf der Basis von Kupfer oder Kupferverbindungen und Kupferlegierungen hergestellt sind, verwendet werden. Wie zuvor beschrieben, können Sauerstoff, Luftfeuchtigkeit, Schwefel oder andere Bestandteile der Umgebungsluft, mit der freiliegenden Metall- oder Kupferoberfläche reagieren, wodurch sie eine Vielzahl von Defekten erzeugt werden können, was zu wesentlichen Unregelmäßigkeiten während der weiteren Bearbeitung des Halbleiterbauteils führen kann. Dies ist insbesondere, zum Beispiel, bei der Saatschicht in einer Verbindungs/Via Struktur der Fall, die Kupfer, Kupferlegierungen oder Kupferverbindungen enthalten kann. Gemäß der vorliegenden Anmeldung kann das Bilden von Oberflächendefekten auf der freiliegenden Oberfläche, die weitere Defekte während der weiteren Bearbeitung des Halbleiterbauteils hervorrufen können, durch eine Schutzschicht, die auf der Metalloberfläche gebildet wird bevor man sie der Umgebungsluft im Reinraum aussetzt, reduziert werden.
  • In einigen anschaulichen Ausführungsformen ist die Schutzschicht eine Oxidschicht, typischerweise eine Kupferoxidschicht, die in der Abscheidanlage gebildet wird. Diese Oxidschicht kann in der Schleusenkammer gebildet werden, in der anstatt der reaktionsträgen Atmosphäre, etwa eine N2-reiche Atmosphäre, eine O2-reiche Atmosphäre oder eine andere Atmosphäre, die eine hoch oxidierende Umgebung bietet, bereitgestellt wird. Gemäß einigen anschaulichen Ausführungsformen kann das Bilden der Oxidschicht auch in einer getrennten Kammer, die zwischen der Abscheidkammer und der Schleusenkammer angeordnet ist, ausgeführt werden. Die Schutzschicht kann effizient jede Oberflächenkontamination, die stattfinden kann wenn die Halbleiterstruktur der umgebenden Reinraumluft während des Transportes zwischen verschiedenen Verarbeitungsanlagen, wie zum Beispiel von einer Abscheidanlage zu einer Galvanisierungsanlage, ausgesetzt wird, hemmen oder im wesentlichen reduzieren. Sobald die Halbleiterstruktur an der folgenden Verarbeitungsanlage angekommen ist kann die Schutzschicht unter Verwendung von gut bekannten Ätzverfahren, wie Nassätzverfahren, entfernt werden, wodurch die Oberfläche der Saatschicht im Wesentlichen in einer homogenen Weise freigelegt wird, wodurch sich eine verbesserte Prozessgleichförmigkeit nachfolgender Prozesse ergibt.
  • In Bezug auf die 3a3d werden jetzt weitere anschauliche Ausführungsformen der vorliegenden Erfindung genauer beschrieben.
  • In 3a wird ein Halbleiterbauteil 300 dargestellt, das irgendein geeignetes Bauteil repräsentiert, das mit Metall gefüllte Strukturen mit für Mikrostrukturen typischen Abmessungen aufweist. In der vorliegenden Ausführungsform kann das Halbleiterbauteil 300 einen integrierten Schaltkreis darstellen, der eine Vielzahl an Schaltungselementen, wie Transistoren, Kondensatoren, Wiederstände und der gleichen, beinhaltet, wobei mindestens einige dieser Schaltungselemente kritische Abmessungen von ungefähr 50 Nanometer und sogar weniger haben können. Der Einfachheit halber wird keines der Schaltungselemente in 3a gezeigt. Außerdem umfasst das Halbleiterbauteil 300 ein Substrat 301, auf dem eine erste Schicht gebildet ist, etwa eine mit 302 gekennzeichnete dielektrische Schicht, die eine Öffnung oder einen Graben 305 aufweisen kann, um eine Verbindungsstruktur zu bilden. Die dielektrische Schicht 302 kann jedes geeignete Material, etwa Siliziumoxid, Siliziumnitrid, oder ein anderes Material mit kleiner Dielektrizitätskonstante, etwa SiCOH oder jedes andere Material, etwa geeignete Polymere aufweisen. Die Verbindunsleitungs/Via-Struktur, dargestellt durch die Öffnung 305, kann mit einem Metall gefüllt werden, das Kupfer, Kupferlegierungen, Silber, oder jedes andere geeignete leitende Material, das typischerweise in Halbleiterbauteilen eingesetzt wird, umfasst. Die Öffnung 305 kann mit einer Barrierenschicht 303 und einer Saatschicht 304 bedeckt sein. Die Barrierenschicht 303 kann jedes geeignete Material aufweisen, etwa Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram, Wolframnitrid oder jedes andere geeignete Material, das die erwünschten Eigenschaften hinsichtlich des Ausstattens des Metalls, das in die Öffnung 305 zu füllen ist, mit der benötigten mechanischen und chemischen Integrität. In einigen anschaulichen Ausführungsformen kann die Barrierenschicht 303 aus einer oder mehreren der folgenden Verbindungen gebildet werden: Kobalt, Wolfram, Phosphor (CoWP) und/oder Kobalt, Wolfram, Bor (CoWB) und/oder Kobalt, Bor (CoB) und/oder Molybdän, Nickel, Bor (MONiB), und dergleichen.
  • Ein typischer Ablauf eines Herstellungsprozesses zum Bilden eines Halbleiterbauteils 300 wird auch in Bezug zu 4 erklärt. Die Schicht 302 kann auf der Grundlage bekannter Techniken gebildet werden, gefolgt von einer Strukturierungssequenz zum Bilden der Öffnung 305. Danach kann die Barrierenschicht 303 durch geeignete Verfahren abgeschieden werden. Dann kann die Saatschicht 304 in einer Vakuumkammer 404, innerhalb der Abscheidanlage, gebildet werden, wenn Abscheidtechniken wie PVD oder CVD benutzt werden. In anderen Fällen kann die Saatschicht durch stromloses Plattieren gebildet werden. Wenn die Abscheidung der Saatschicht 304 abgeschlossen ist, wird das Halbleiterbauteil 300 zu einer Schleusenkammer 402 gebracht. In der Schleusenkammer 402 wird das Halbleiterbauteil 300 einer kontrollierten oxidierenden Umgebung ausgesetzt, die in einer anschaulichen Ausführungsform durch eine O2-reiche Atmosphäre gebildet sein kann.
  • In 3b wird der Oxidationsvorgang, der in einer Schleusenkammer 402 stattfindet, schematisch dargestellt. Eine oxidierende Umgebung 307 auf der Basis einer oxidierenden Komponente, etwa eine O2-reiche Atmosphäre, wird bereitgestellt und bildet eine Oxidschutzschicht 306 auf der Saatschicht 304. Der Oxidationsvorgang findet unter gesteuerten Bedingungen statt, so dass die entgültige Schutzschicht 306 vollständig die Saatschicht 304 bedecken kann, wodurch die Saatschicht effektiv passiviert wird. Die Dicke kann vordefinierten Werten entsprechen und im wesentlich konstant auf der gesamten Schutzschicht 306 sein. Zum Beispiel, kann die Dicke von ungefähr einem Nanometer bis zu mehren Nanometer reichen. Auf Grund der kontrollierten Atmosphäre unter der der Oxidationsvorgang stattfindet hat die Schutzschicht einen hohen Reinheitsgrad, mit nur Spuren von anderen Bestandteilen. In einer weiteren Ausführungsform kann der Oxidationsprozess 307 in einer separaten Kammer stattfinden, die nicht in der 4 gezeigt wird, die sich zwischen der Abscheidkammer 404 und der Schleusenkammer 402 befindet. In diesem Fall kann ein hoher Grad an Freiheit bei der Wahl der einzelnen Oxidationsmittel erreicht werden, da die Oxidationsumgebung eingerichtet werden kann ohne dass Einschränkungen der Umgebung, die durch die Funktion der Schleusenkammer 402 bedingt sind, berücksichtigt werden müssen. In diesem Fall können sogar nasschemische Oxidationsmittel benutzt werden.
  • Wie in 4 gezeigt kann die Halbleiterstruktur 300, nach dem Bilden der Oxidationsschutzschicht 306 in der Abscheidanlage 401, in Kontakt mit der äußeren Umwelt des Reinraumes kommen und kann zu der nächsten Verabreitungsanlage transportiert werden. Das Transportsystem kann FOUP (Front Opening Unified Pod) Container umfassen oder einen anderen Transportcontainer, wobei Einschränkungen in Bezug auf das Aussetzen der Saatschicht 304 gegenüber reaktiven Verbindungen, auf Grund des Vorsehens der Schutzschicht 306, wesentlich reduziert sind. Die Schutzschicht 306 kann unmittelbar vor dem folgenden Herstellungsprozess entfernt werden. In besonderen Ausführungsformen kann die folgende Verarbeitungsanlage, wie in 4 gezeigt, eine Galvanisierungsanlage 405 sein, um die Öffnung 305 mit einem leitenden Material zu füllen.
  • Die Schutzschicht 306 kann, wie in 3c gezeigt, unter Verwendung von bekannten Ätz- und Reinigungsverfahren 308 entfernt werden. Da die Oxidschicht 306 gleichmäßig mit einem vorher festgelegten Dickenbereich ausgebildet sein kann, kann der Prozess 308 einen hohen Grad an Uniformität aufweisen. Demnach kann, im Gegensatz zu den herkömmlichen Strategien, gemäß denen die Saatschicht 304 direkt der äußeren Atmosphäre im Reinraum ausgesetzt wird, wodurch unkontrollierte Oxidstrukturen mit unterschiedlichen Dicken auf der Saatschicht 304 erzeugt werden können, die weitere Bearbeitung der Struktur 300 auf der Basis der Saatschicht 304, die während des sehr gleichmäßigen Entfernungsprozesses 308 freigelegt wird und dadurch bessere Oberflächeneigenschaften zur Folge hat, fortgesetzt werden.
  • 3d zeigt schematisch das Halbleiterbauteil 300 nach dem Füllen der Öffnung 305 durch Elektroplattieren, wobei eine Metallschicht 309 gebildet wird. Die Qualität der Schicht 309 ist wesentlich verbessert, in Bezug auf die herkömmliche Technik, wobei das Auftreten von Hohlräumen oder Verlagerungen, die die Leitfähigkeit und die Zuverlässigkeit des Bauteils 300 verschlechtern, reduziert ist.
  • In einer weiteren Ausführungsform kann die Schutzschicht 306 aus einem Material gebildet werden, das kein Oxid ist, aber dennoch die Saatschicht 304 der Halbleiterstruktur 300 schützen kann. Zum Beispiel können Materialien benutzt werden, die durch Ätzprozesse oder Erhitzen und dergleichen entfernt werden können.
  • In anderen Ausführungsformen können mehr als eine Schutzschicht 306 über der Saatschicht 304 angeordnet sein, wenn ein höherer Passivierungsgrad erforderlich ist. Zum Beispiel kann eine erste Schutzschicht, die auf der Saatschicht 304 gebildet wird, eine Oxidschicht sein gefolgt von einer zweiten Schutzschicht, die auf der Oxidschicht abgeschieden wird. Die zweite Schicht kann leicht entfernbar sein, zum Beispiel durch Erhitzen der Struktur.
  • In einem besonderen Beispiel ist die leitende Schicht 309 aus Kupfer gebildet und die Schutzschicht 306 ist eine Kupferoxidschicht.
  • Das hierin beschriebene Verfahren kann eine äußere Kontamination einer Einfach- oder Dualdamaszenerstruktur oder anderer komplexerer Strukturen, wenn eine Metallschicht in Kontakt mit der Umgebungsluft des Reinraumes kommt, im Wesentlichen verhindern.
  • Weiter sollte berücksichtigt werden, dass die Saatschicht 304, die in den vorhergehenden Ausführungsformen beschrieben wurde, in anderen Ausführungsformen eine andere leitende Schicht, die verbesserte Oberflächeneigenschaften während weiterer Prozesse erfordert, repräsentieren kann.
  • Das Verfahren, das hierin offenbart wird, bietet eine Verbesserung der Leitfähigkeit und der Zuverlässigkeit der Verbindungsstrukturen in einem Halbleiterbauteil. Das Bilden einer gleichmäßigen Schutzschicht, die die leitende Schicht bedecken kann, etwa eine Saatschicht, kann die unkontrollierte Kontaminierung der leitenden Schicht durch reaktionsfähige Bestandteile, wie Sauerstoff, der eine raue und ungleichmäßige Oberfläche auf der leitenden Schicht verursachen würde, verhindern. Des Weiteren kann das Bilden der Schutzschicht in einigen anschaulichen Ausführungsformen mit einem hohen Grad an Kompatibilität zu den herkömmlichen Prozessverlauf ausgeführt werden, da die leitende Schicht einer oxidierenden Umgebung zu jedem geeigneten Zeitpunkt während des Herstellungsprozesses nach dem Abscheiden der leitenden Schicht ausgesetzt werden kann, wobei in einigen anschaulichen Ausführungsformen die Schleusendkammer dazu benutzt werden kann, um die oxidierende Umgebung herzustellen.
  • Weitere Modifizierungen und Varianten der vorliegenden Erfindung werden für den Fachmann durch die Beschreibung offensichtlich. Demgemäss ist die Beschreibung nur als veranschaulichend anzusehen und sie dient dem Zweck dem Fachmann die allgemeine Ausführungsweise der vorliegenden Erfindung zu lehren. Es ist davon auszugehen, dass die gezeigten und beschriebenen Ausführungsformen der Erfindung als die derzeit bevorzugten Ausführungsformen anzusehen sind.

Claims (20)

  1. Verfahren mit: Bilden einer Saatschicht für eine Verbindungsleitungsstruktur in einem Substrat eines Mikrostrukturbauteiles; und Ausführen eines Oxidationsprozesses, um eine Opferschutzschicht über der Saatschicht zu bilden.
  2. Verfahren nach Anspruch 1, wobei die Saatschicht Kupfer (Cu) aufweist.
  3. Verfahren nach Anspruch 1, wobei die Opferschutzschicht eine gleichmäßige Oxidschicht ist.
  4. Verfahren nach Anspruch 1, wobei die Verbindungsleitungsstruktur mittels eines Damaszenerprozesses gebildet wird.
  5. Verfahren nach Anspruch 1, wobei die Opferschutzschicht eine Kontamination oder Korrosion der Saatschicht verhindert.
  6. Verfahren nach Anspruch 1, wobei die Saatschicht und die Opferschutzschicht in derselben Abscheidanlage gebildet werden.
  7. Verfahren nach Anspruch 6, wobei die Opferschutzschicht in einer Schleusenkammer der Abscheidanlage und die Saatschicht in der Abscheidkammer der Abscheidanlage gebildet werden.
  8. Verfahren nach Anspruch 7, wobei die Opferschutzschicht in einer getrennten Kammer, die zwischen der Abscheidanlage und der Schleusenkammer angeordnet ist, gebildet wird.
  9. Verfahren nach Anspruch 6, wobei die Opferschutzschicht in einer oxidierenden Atmosphäre gebildet wird.
  10. Verfahren nach Anspruch 9, wobei die oxidierende Atmosphäre als eine sauerstoffreiche Atmosphäre bereitgestellt wird.
  11. Verfahren nach Anspruch 1, wobei die Opferschutzschicht die Saatschicht geschlossen bedeckt.
  12. Verfahren nach Anspruch 11, wobei die Opferschutzschicht in der nachfolgenden Prozessanlage entfern wird.
  13. Verfahren zum Bilden einer leitenden Struktur, wobei das Verfahren umfasst: Bilden einer leitenden Schicht in einer Abscheidanlage; und Oxidieren eines Teiles der leitenden Schicht in der Abscheidanlage bevor die leitende Struktur von der Abscheidanlage zu einer nachfolgenden Prozessanlage befördert wird.
  14. Verfahren nach Anspruch 13, wobei die leitende Struktur eine Damaszenerstruktur ist.
  15. Verfahren nach Anspruch 13, wobei die leitende Struktur eine Saatschicht ist, die Kupfer (Cu) aufweist.
  16. Verfahren nach Anspruch 13, wobei eine der nachfolgenden Prozessanlagen eine Elektroplattieranlage ist.
  17. Verfahren nach Anspruch 1, wobei der oxidierte Teil des leitenden Materials die Saatschicht geschlossen bedeckt.
  18. Verfahren zum Bilden einer Damaszenerstruktur eines Halbleiterbauteiles, wobei das Verfahren umfasst: Bilden einer leitenden Schicht; und Bilden einer Schutzschicht auf der leitenden Schicht in einer sauerstoffreichen Atmosphäre.
  19. Verfahren nach Anspruch 18, wobei die leitende Schicht eine Saatschicht ist, die Kupfer aufweist.
  20. Verfahren nach Anspruch 18, wobei die leitende Schicht und die Schutzschicht in derselben Abscheidanlage gebildet werden.
DE102006062032A 2006-12-29 2006-12-29 Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination Ceased DE102006062032A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006062032A DE102006062032A1 (de) 2006-12-29 2006-12-29 Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination
US11/778,291 US20080160762A1 (en) 2006-12-29 2007-07-16 Method for the protection of metal layers against external contamination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006062032A DE102006062032A1 (de) 2006-12-29 2006-12-29 Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination

Publications (1)

Publication Number Publication Date
DE102006062032A1 true DE102006062032A1 (de) 2008-07-03

Family

ID=39465741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006062032A Ceased DE102006062032A1 (de) 2006-12-29 2006-12-29 Ein Verfahren zum Schützen von Metallschichten vor äußerer Kontamination

Country Status (2)

Country Link
US (1) US20080160762A1 (de)
DE (1) DE102006062032A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928011B2 (en) * 2008-01-04 2011-04-19 Qimonda Ag Method for structuring a substrate using a metal mask layer formed using a galvanization process
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212139A1 (en) * 2004-03-25 2005-09-29 Miika Leinikka Seed layer formation
US20060223310A1 (en) * 2005-03-31 2006-10-05 Tokyo Electron Limited Method for forming a barrier/seed layer for copper metallization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310990A (ja) * 2004-04-20 2005-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
US7235487B2 (en) * 2004-05-13 2007-06-26 International Business Machines Corporation Metal seed layer deposition
US6995088B2 (en) * 2004-05-18 2006-02-07 Texas Instruments Incorporated Surface treatment of copper to improve interconnect formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212139A1 (en) * 2004-03-25 2005-09-29 Miika Leinikka Seed layer formation
US20060223310A1 (en) * 2005-03-31 2006-10-05 Tokyo Electron Limited Method for forming a barrier/seed layer for copper metallization

Also Published As

Publication number Publication date
US20080160762A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE69637333T2 (de) Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
DE102019212488B4 (de) Verbindungen gebildet durch eine Metallverdrängungsreaktion
DE102006001253B4 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102007046846A1 (de) Seitenwandschutzschicht
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102017208466B4 (de) Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE1789106A1 (de) Halbleiteranordnung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE112018004421T5 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE102005057061B3 (de) Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
DE102007053600B4 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final