DE102017107648A1 - Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren - Google Patents

Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren Download PDF

Info

Publication number
DE102017107648A1
DE102017107648A1 DE102017107648.4A DE102017107648A DE102017107648A1 DE 102017107648 A1 DE102017107648 A1 DE 102017107648A1 DE 102017107648 A DE102017107648 A DE 102017107648A DE 102017107648 A1 DE102017107648 A1 DE 102017107648A1
Authority
DE
Germany
Prior art keywords
metal
layer
conductive
contact hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017107648.4A
Other languages
English (en)
Inventor
Sophia Dempwolf
Roy Knechtel
Daniela Günther
Uwe Schwarz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Publication of DE102017107648A1 publication Critical patent/DE102017107648A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durchkontaktierungen 150 für ein mikro-technisches Bauelement 100 sind aus hohlen leitenden Strukturen 110 aufgebaut, wobei eine oder mehrere der Schichten 8, 9, 10 dieser leitenden Auskleidungen durch MOCVD in einem In-situ-Prozess hergestellt werden. Aufgrund der hohlen Struktur in Verbindung mit einem gut leitenden metall-enthaltenden Material 10 lässt sich eine gute Leitfähigkeit bei deutlich reduzierter plastisch-elastischen Verformung im Vergleich zu beispielsweise vollständig gefüllten Kupfer-Durchkontaktierungen erreichen. Da die Herstellung der Durchkontaktierungen in einem späten Stadium des Herstellungsprozesses, nach der vollständigen Prozessierung der Bauteilstrukturen 5 erfolgt, wird ein hohes Maß an Flexibilität und Kompatibilität im Hinblick auf die zur Erzeugung der Bauteilstrukturen angewendeten Prozesstechnologien erreicht.

Description

  • Diese Offenbarung (und Ansprüche) betreffen generell das Gebiet der Herstellung mikro-technischer Bauelemente, z.B. von mikro-elektronischen, mikro-optischen, mikro-mechanischen Bauteilstrukturen, die in und auf einem Substrat hergestellt werden und eine Durchkontaktierung durch das Substrat für die weitere Anbindung der Bauteilstruktur erfordern
  • In der Mikroelektronik und Mikrosystemtechnik besteht zunehmend die Tendenz, neben der Reduzierung der lateralen Abmessungen, das heißt, der Abmessungen in der Fläche eines geeigneten Substrats, z.B. einer Halbleiterscheibe, auch eine Anbindung in der zu den Substraten senkrechten Dimension zu schaffen, so dass insgesamt eine dreidimensionale Integration möglich wird. In dieser Entwicklung spielt insbesondere die Integration von mikro-mechanischen Systemen in Verbindung mit der CMOS-Technologie eine sehr bedeutende Rolle. Elektrische vertikale Durchkontaktierungen sind dabei wichtige Komponenten, die zur elektrischen Anbindung von Bauteilstrukturen, z.B. mikro-mechanischen Strukturen (MEMS), elektronischen Strukturen, z.B. CMOS-Strukturen mit Transistoren, und dergleichen, an andere Bauteilstrukturen, die auf dem gleichen Substrat an unterschiedlichen Positionen oder auf einer gegenüberliegenden Substrat-Seite oder auf einem separaten Substrat angeordnet sind. Bei derartigen dreidimensionalen Anwendungen liegt der Schwerpunkt häufig in der Verbindung bzw. Stapelung gleichartiger Bauteilstrukturen, beispielsweise die Stapelung von Speicher- oder Logik-Chips. Auch die so genannte heterogene Integration wird in dem Streben nach kompakterem Aufbau größerer elektronischer Einheiten eingesetzt, wobei unterschiedliche Bautypen verbunden werden, z.B. wenn Chips ohne Gehäuse direkt mit Leiterplatten verbunden werden.
  • Die für diese Anwendungen eingesetzte vertikale elektrische Durchkontaktierung (auch als "Via" bezeichnet) insbesondere für die Durchkontaktierung einer Halbleiterscheibe, ist für vielseitige Anwendungen in der Mikroelektronik/Mikrosystemtechnik geeignet und wird daher in vielen Neuentwicklungen als geeignetes Mittel vorgesehen.
  • Generell ist eine elektrische vertikale Durchkontaktierung als ein schmales Loch zu verstehen, das sich durch das Halbleitersubstrat erstreckt und dessen Wandung mit einer Isolationsschicht versehen und mit einem leitenden Material gefüllt ist. In jüngeren Entwicklungen wird hauptsächlich ein Metall oder eine Metalllegierung zumindest teilweise als das leitende Material verwendet. Das leitende Material bzw. das Metall steht dabei mit der nächstliegenden Kontaktebene in Verbindung und erzielt damit die gewollte Leitfähigkeit für die Durchkontaktierung. In der Regel ist beabsichtigt, dass eine Durchkontaktierung möglichst klein in den Abmessungen ist, um damit wertvollen Platz auf dem Substrat einzusparen und die Materialkosten gering zu halten. Bei der Verwendung einer elektrischen Durchkontaktierung werden häufig die Gestaltungsform sowie das Herstellungsverfahren auf die spezielle Verwendung der Durchkontaktierung abgestimmt. Die Bauart der Durchkontaktierung sowie die Prozessführung zur Herstellung der Durchkontaktierung sind also häufig von der herzustellenden oder hergestellten Bauteilstruktur, die auf der Substrat-Vorderseite und/oder Substrat-Rückseite vorgesehen ist, abhängig. Insbesondere ist bei dieser Abstimmung zwischen der Herstellung und der Art der Durchkontaktierung sowie der Art und Herstellung der Bauteilstrukturen der Zeitpunkt in der Prozesskette wichtig, an welchem die Durchkontaktierung hergestellt wird.
  • Im Allgemeinen gibt es drei mögliche Zeitpunkte für die Herstellung einer Durchkontaktierung, wobei in gewissen Fällen auch eine Mischung dieser drei Zeitpunkte möglich ist, also eine nur teilweise erfolgende Herstellung zu gewissen Fertigungszeitpunkten ...
  • Durchkontaktierung zuerst (sog. Via-first)
  • Die vertikale Durchkontaktierung wird zuerst hergestellt und anschließend werden die Bauteilstrukturen, z.B. MEMS/CMOS-Strukturen, auf der Vorder- und/oder Rückseite des Substrats erzeugt.
  • Durchkontaktierung in der Mitte (sog. Via-middle)
  • Die Fertigungsprozesse für die Durchkontaktierung werden während der Herstellung der Bauteilstruktur ausgeführt, erfolgen jedoch vor dem Herstellen der Metallisierungsschichten, die zur Verbindung der einzelnen Bauelemente der Bauteilstruktur dienen (BEOL).
  • Durchkontaktierung zuletzt (sog. Via-last)
  • Die Durchkontaktierung wird erst während oder nach der Herstellung der Metallisierungsschichten für die Bauteilstrukturen erzeugt.
  • Die anzuwendende Strategie ist in der Regel abhängig von der herzustellenden Bauteilstruktur ausgewählt, um die Vorteile der jeweiligen Strategie auszunutzen und gleichzeitig die damit einhergehenden Nachteile im Lichte des gesamten Herstellungsverfahrens zu minimieren. Insbesondere sind die mechanischen und thermischen Einflüsse der Herstellungsprozesse für die Durchkontaktierung von großer Bedeutung im Hinblick auf die Kompatibilität mit den herzustellenden bzw. hergestellten Bauteilstrukturen, z.B. mit den CMOS/ MEMS-Baugruppen.
  • Daher wird für Standard-Anwendungen von Durchkontaktierungen der Ansatz "Durchkontaktierung zuerst" oder "Durchkontaktierung in der Mitte" gewählt, um entsprechende Kompatibilitätsprobleme zwischen der Prozessführung für die Durchkontaktierung und die Bauteilstruktur gering zu halten.
  • Durch die vielen unterschiedlichen Spezifizierungen für die Anwendungen vertikaler Durchkontaktierungen ist in der Regel für jede neu entwickelte Technologie der Bauteilstrukturen eine entsprechende neue Variante der Durchkontaktierung zu entwickeln. Bereits bestehenden Prozessstrategien zur Herstellung der Durchkontaktierungen sind oft schon zu stark spezialisiert, um eine modulare flexible Anwendung zu ermöglichen. Beispielsweise ist mit dem Ansatz "Durchkontaktierung zuerst" oder "Durchkontaktierung in der Mitte" der Anwendungsbereich stark begrenzt, da beispielhaft bei Verwendung von Metallen wie Kupfer die Kontamination von Standard-Halbleiterprozessen äußerst problematisch ist. Insbesondere sind viele Prozessanlagen mit Einrichtungen zur Handhabung der Halbleiterscheiben auf ihrer Rückseite mittels Vakuum ausgestattet, wodurch eine zuvor bearbeitete Scheibenrückseite nur beschränkt in derartigen Anlagen einsetzbar ist. Es ergeben sich auch erhebliche Probleme im Hinblick auf das leitfähige Material der Durchkontaktierung. Das hierfür am häufigsten eingesetzte Kupfer führt zu einer zu hohen Differenz im Temperaturkoeffizienten im Vergleich zum Halbleitersubstrat und es diffundiert außerdem in die benachbarten Materialstrukturen bis dort eine Kupfersättigung erreicht ist, sofern keine entsprechend schützenden Zwischenschichten vorgesehen werden. Diese Eigenschaften von Kupfer und auch dessen plastisch-elastische Eigenschaften können zu erheblichen Problemen hinsichtlich der Materialablösung und der Haftung führen und/oder tragen auch zu einer mechanischen Verspannung in den diversen Materialschichten bei.
  • Ferner ist die Einwirkung der Umgebungsatmosphäre auf Kupferschichten typischerweise mit einer temperaturabhängigen Oxidation dieser Schicht verknüpft, was zu Lasten der Leitfähigkeit geht.
  • Auch ist die Abscheidung von Schichten in vertikalen Durchkontaktierungen für größere Aspektverhältnisse nur sehr schwer zu realisieren, insbesondere wenn ein relativ komplexer Schichtaufbau wie bei Kupfer erforderlich ist.
  • Übliche Verfahren zur Schichtabscheidung gelangen dabei insbesondere bei großen Aspektverhältnissen im Hinblick auf die zu erzielenden Abscheideraten und den dadurch erforderlichen Zeitaufwand an Grenzen, die mit den üblichen Vorgaben für die Massenfertigung nicht vereinbar sind.
  • Beträchtliche Kosten hinsichtlich des Materials ergeben sich, wenn insbesondere Kupfer oder Wolfram als leitfähige Materialien für Durchkontaktierung verwendet werden.
  • Eine Aufgabe der (beanspruchten) Erfindung ist es, eine elektrische Durchkontaktierung bei geringerem Kostenaufwand und mit erhöhter Flexibilität im Hinblick auf die mit der Durchkontaktierung anzubindenden mikro-technischen Halbleiterstrukturen zu (er)schaffen.
  • Gemäß einer ersten Erfindung wird die zuvor genannte Aufgabe durch ein Verfahren zur Herstellung einer elektrischen Durchkontaktierung in einem Substrat gelöst. Das Verfahren umfasst die Herstellung einer Schutzschicht über einer Bauteilstruktur, die auf und/oder in einer Vorderseite des Substrats hergestellt ist (wenn sie bereits vorhanden ist oder besteht, wurde sie im Sinne des beanspruchten Verfahrens zuvor hergestellt, daher die Vergangenheit im Claim). Ferner wird ein Kontaktloch gebildet, das sich von einer Rückseite des Substrats zu einer Kontaktfläche der Bauteilstruktur erstreckt. ZB. nach einer Isolierung der Seitenwand des Kontaktlochs (Anspruch 16) wird eine metall-enthaltende leitende Auskleidung in dem Kontaktloch so gebildet, dass eine hohle leitende Struktur entsteht. Eine Passivierungsschicht wird über der Rückseite des Substrats aufgebracht, wobei die Passivierungsschicht die hohle leitende Struktur überspannt.
  • Das erfindungsgemäße Verfahren ist aufgrund der Auswahl des Zeitpunkts der Herstellung der Durchkontaktierung (nachdem die Bauteilstruktur bereits hergestellt ist), äußerst flexibel im Hinblick auf die Prozesstechnologie, die z.B. zur Herstellung der Bauteilstruktur anzuwenden ist. Erfindungsgemäß erfolgt also die Herstellung der Durchkontaktierung nach der Fertigstellung einer Technologie bzw. Halbleiter-Oberseite, z.B. nach einem CMOS oder einem MEMS-Prozess. Beispielsweise ist das erfindungsgemäße Verfahren geeignet für MEMS-Bauteile mit Deck- oder Deckelscheiben, da die Deckelscheiben (Cover) zur Abdeckung der mechanischen Strukturen (Substrat) aufgrund der Durchkontaktierung unbeschränkt platziert werden können.
  • Es können aber auch Kontakte von Baugruppen erstellt werden, beispielsweise Sensoren mit typischer Scheibendicke von 400µm, wenn eine Verbindung zu Glassubstraten oder direkt zu Leiterplatten erforderlich ist (Anspruch 15).
  • Das erfindungsgemäße Verfahren ist auch für die Chip-Stapelung und die Integration verschiedenster Technologien verwendbar. Dabei ist unter Einhaltung der Entwurfsspezifikationen die Position der vertikalen Durchkontaktierung im Chip-Aufbau frei wählbar. Die Realisierung der Durchkontaktierung mittels einer Auskleidung, die die Form einer hohlen leitenden Struktur ergibt, beispielsweise eines Hohlzylinders, führt einerseits zu einer entsprechenden Kostenreduktion durch sparsameres, effektiveres Einsetzen des Rohmaterials gegenüber einer vollständigen Füllung des Kontaktloches mit dem leitenden Material. Andererseits können die Auswirkungen, die insbesondere für Kupfer bekannt sind und als äußerst problematisch in konventionellen Strategien zu bewerten sind, d.h. die plastisch-elastischen Eigenschaften des Kupfermetalls, nahezu vernachlässigt werden aufgrund lediglich der Anwesenheit einer Auskleidung anstelle eines Vollmaterials. Durch die Passivierungsschicht, welche die hohle leitende Struktur überspannt, können diese vorteilhaften Eigenschaften im Hinblick auf die plastisch-elastische Verformung während der weiteren Bearbeitung und insbesondere bei der Verwendung des Bauelements beibehalten werden.
  • In einer weiteren vorteilhaften Variante (Anspruch 2) umfasst der Schritt des Bildens einer metall-enthaltenden Auskleidung in dem Kontaktloch folgende Schritte: Aufbringen einer ersten metall-enthaltenden Schicht als eine Schicht (als Barriere und/oder für eine Haftung) und Aufbringen einer zweiten, sich von der ersten Schicht unterscheidenden, metall-enthaltenden Schicht als eine Saatschicht für eine dritte metall-enthaltende Schicht. Die dritte metall-enthaltende Schicht wird elektrolytisch auf der zweiten Schicht abgeschieden, wobei die erste und die zweite Schicht unter Vakuum aufgebracht werden und dabei das Vakuum ohne Unterbrechung aufrechterhalten wird.
  • Das Vorsehen mehrerer metall-enthaltender Schichten führt zu den gewünschten Eigenschaften, beispielsweise im Hinblick auf die Haftung an den Seitenwänden des Kontaktloches oder auch im Hinblick auf mögliche Barrieren-Eigenschaften, die z.B. eine unerwünschte Diffusion von kritischen Metallatomen verhindert, z.B. von Kupferatomen.
  • Dabei werden speziell oder bevorzugt die erste und die zweite metall-enthaltende Schicht ohne Unterbrechung des Vakuums hergestellt, wobei insbesondere eine In-situ-Prozessführung eingesetzt wird, in der auch keine Zwischenschritte, z.B. ein Scheibentransport oder eine sonstige Änderung der Position der Scheibe erforderlich sind oder zumindest stark reduziert werden.
  • Auch können zwischen-geschaltete Reinigungsschritte typischerweise entfallen, so dass dadurch ein Prozessfluss mit erhöhter Sicherheit aufgrund der Verringerung von Störquellen erreicht wird. Auch lässt sich dadurch eine Kosten- und/oder Zeitreduktion durch die Einsparung der aufwändigen Zwischenprozesse erreichen. Die Vermeidung einer Unterbrechung der Vakuumbedingungen während der Abscheidung der ersten und der zweiten metall-enthaltenden Schicht trägt ebenfalls maßgebend zur Prozessqualität bei.
  • Generell ermöglicht die Zusammenführung mehrerer Abscheideprozesse zu einem einzelnen Prozess, mehrere Ziele zu erreichen, z.B. Barrieren- und Haftschicht, Metallisierung des Kontaktloches in Verbindung mit der Metallabscheidung für eine Verdrahtungsschicht, Prozesse für die Passivierung und den Lötstopp. Es entsteht ein gebündelter, effizienterer Gesamtprozessablauf und damit eine Zeit- und/oder Kostenreduktion.
  • In weiteren vorteilhaften Ausführungsformen werden die erste und/oder die zweite metallenthaltende Schicht durch eine metallorganische chemische Gasatmosphäre aufgebracht (Anspruch 3, 4).
  • Das erfindungsgemäße Verfahren ist daher auf Strukturen des Kontaktloches mit sehr hohen Aspektverhältnissen anwendbar. "Sehr hoch" meint in Patent-Terms Verhältnisse von Tiefe (oder Länge) des Kontaktloches zum Durchmesser des Kontaktlochs, von bis 15 zu 1 (oder nur 15), zumindest aber größer als 8 (Anspruch 17, 18). Insbesondere die Anwendung einer metallorganischen chemischen Dampfabscheidung (MOCVD) bietet die Möglichkeit, auch bei diesen extremen Verhältnissen eine dünne konforme Schicht für das metall-enthaltende Material zu erzeugen.
  • Die metallorganische chemische Dampfabscheidung beim Aufbringen der zweiten metall-enthaltenden Schicht, die als eine Saatschicht dient, erbringt einen gehörigen Vorteil, da aufgrund der Eigenschaften des metallorganischen chemischen Dampfabscheideprozesses eine zusammenhängende, zuverlässig dünne Saatschicht an allen exponierten Oberflächen geschaffen wird. Mögliche Ungleichförmigkeiten der Seitenwandtopographie, die sich aus dem Prozess und Prozessschwankungen bei der Herstellung des Kontaktloches und/oder bei der Abscheidung einer darauf liegenden Isolationsschicht ergeben können, werden abgedeckt.
  • Diese Eigenschaften der metallorganischen chemischen Dampfabscheidung sind auch vorteilhaft beim Aufbringen der ersten metall-enthaltenden Schicht, die als Barrieren- und/oder Haftschicht dient, da auch hier eine zuverlässige Abdeckung möglicher Unregelmäßigkeiten an der jeweiligen Seitenwand erreicht wird. Durch die Anwendung der metallorganischen chemischen Dampfabscheidung lassen sich somit Flexibilität und Modularität bei der Anwendung in einem späten Zeitpunkt der gesamten Prozessführung deutlich verbessern, z.B. nach der Fertigstellung der Halbleiterbauelemente.
  • In einer weiteren vorteilhaften Variante (Anspruch 5) wird eine Verdrahtungsebene auf der Rückseite des Substrats (seiner rückseitigen Oberfläche) bei der Bildung der metall-enthaltenden leitenden Auskleidung hergestellt. Dadurch lässt sich, wie bereits zuvor erwähnt, eine erhebliche Effizienzsteigerung des gesamten Fertigungsverfahren erreichen, da weitere, ohnehin notwendige Verdrahtungsschicht(en) in den Vorgang der Herstellung der Durchkontaktierung eingebunden werden.
  • In einer weiteren vorteilhaften Ausführungsform (Anspruch 6) erfolgt vor der elektrolytischen Abscheidung der dritten metall-enthaltenden Schicht eine Oberflächenbenetzung unter Vakuumbedingungen mit bevorzugt Wasser.
  • Durch diese Vakuumvorbehandlung mit Benetzung der exponierten Oberflächen ergibt sich dann auch eine homogene Benetzung durch den Elektrolyten für die Abscheidung der dritten metall-enthaltenden Schicht. Auf diese Weise kann ein zusammenhängendes Aufwachsen der elektrolytischen Schicht und damit eine zuverlässige, leitende Auskleidung erreicht werden, ohne die Schichtdicke unnötig groß (oder dick) zu gestalten.
  • In einer weiteren Variante (Anspruch 7) wird vor der Abscheidung der dritten metall-enthaltenden Schicht eine Lackmaske mit Negativlack zur Festlegung von Positionen zur Metallabscheidung hergestellt.
  • Der Lack wird dabei so über dem Kontaktloch aufgetragen, dass dieses nur überspannt aber nicht gefüllt wird, sodass nach der Abscheidung der dritten Schicht nur sehr wenig Lackmaterial (als Lackreste) aus dem Kontaktloch entfernt werden muss, wodurch zu einer geringeren Bearbeitungszeit und effizienteren Entfernung von Materialresten beigetragen wird.
  • In einer weiteren vorteilhaften Ausführungsform (Anspruch 8) ist eine höchste bei der Herstellung der Durchkontaktierung auftretende Prozesstemperatur kleiner 501°C.
  • Durch diese Festlegung der maximalen Prozesstemperatur wird ein hohes Maß an Flexibilität bei der Anwendung auf mögliche Arten von Bauteilstrukturen erreicht, da typischerweise viele Prozesstechnologien, die zur Herstellung der Bauteilstruktur eingesetzt werden, mit diesem Temperaturbereich kompatibel sind. Wenn beispielsweise ein CMOS-Prozess angewendet wird, um die Bauteilstruktur vor der Durchkontaktierung herzustellen, stellt der ausgewählte Temperaturbereich für die Durchkontaktierung sicher, dass dadurch dem Fertigungsprozess der Bauteilstruktur keine Einschränkungen auferlegt werden.
  • In einer Weiterbildung (Anspruch 9) wird vor dem Aufbringen der Passivierungsschicht die metall-enthaltende Auskleidung in einer nicht-korrosiven Atmosphäre ausgeheizt.
  • Durch diesen Ausheizvorgang können die metall-enthaltende Auskleidung sowie weitere auf der Rückseite des Substrats gleichzeitig hergestellte Metallstrukturen vor der weiteren Bearbeitung stabilisiert werden, wobei, wie zuvor erläutert, vorteilhafterweise die Prozesstemperatur beim Ausheizen kleiner als 501°C ist.
  • In weiteren Ausführungsformen (Anspruch 13) wird die Bauteilstruktur als eine mikro-elektronische Struktur und/oder eine mikro-mechanische Struktur und/oder eine optische Struktur und/oder eine elektrische Struktur oder eine mikro-fluidische Struktur vor der Herstellung des Kontaktloches hergestellt (Anspruch 10). Dadurch lässt sich die Vielseitigkeit des erfindungsgemäßen Verfahrens gut nutzen, da es relativ unabhängig von der zuvor angewendeten Prozesstechnologie und der zu erzeugenden Bauteilstrukturart ist. Insbesondere sind die Prozessparameter für die Herstellung der Durchkontaktierung so gewählt, dass eine Anpassung der für die Bauteilstruktur anzuwendenden Prozesstechnologie im Hinblick auf die danach erfolgende Herstellung der Durchkontaktierung nicht erforderlich ist.
  • In einer Variante (Anspruch 11) wird das Substrat als Stapel mehrerer miteinander verbundener Trägermaterialien vorgesehen.
  • Dadurch ist es möglich, das erfindungsgemäße Verfahren auch für dreidimensionale Strukturen anzuwenden, in denen zwei oder mehr Substrate, z.B. Halbleitersubstrate, verwendet sind, wobei die auf den jeweiligen Trägermaterialien hergestellten Bauteilstrukturen von der Herstellung der Durchkontaktierungen im Hinblick auf die angewendete Prozesstechnologie sowie auf die Art der Bauteilstruktur unabhängig sind.
  • In einer weiteren Ausführungsform wird die Bauteilstruktur in Bezug auf eine weitere Bauteilstruktur abgeschirmt und/oder mechanisch oder elektrisch entkoppelt, indem zumindest eine weitere Durchkontaktierung zwischen der Bauteilstruktur und einer weiteren Bauteilstruktur hergestellt wird; also zwischen zwei Bauteilstrukturen.
  • Aufgrund der hohen Flexibilität und der effizienten Entkopplung der Herstellung der erfindungsgemäßen Durchkontaktierung von der Bauteilart und Prozesstechnologie, die zur Herstellung der Bauteilstrukturen angewendet werden, kann die Durchkontaktierung auch für die Zwecke einer Abschirmung und/oder einer Entkopplung in Substraten hergestellt werden, ohne dabei einen wesentlichen Einfluss auf die vorhergehenden Fertigungsprozesse für die Bauteilstruktur auszuüben. ´
  • Durch eine frei wählbare laterale Position der Durchkontaktierung auf bzw. in dem Substrat und aufgrund der günstigen mechanischen und thermischen Eigenschaften, die zuvor bereits erwähnt wurden, lassen sich die erfindungsgemäßen Durchkontaktierungen geeigneter Anzahl und mit geeigneter Position vorsehen, um auch andere Aufgaben zu erfüllen, z.B. thermische und mechanische Aufgaben, die keine elektrische Anbindung an bestehende leitende Strukturen erfordern müssen.
  • Gemäß einer weiteren Erfindung (Anspruch 20) wird die zuvor genannte Aufgabe durch ein mikro-technisches Bauelement gelöst. Das Bauelement umfasst ein Substrat mit einer Vorderseite und einer Rückseite, wobei auf und/oder in der Vorderseite eine Bauteilstruktur ausgebildet ist, die zumindest einige Strukturelemente mit lateralen Abmessungen von weniger als 10µm aufweist. Es ist eine elektrisch leitende Durchkontaktierung vorgesehen, die sich von der Rückseite (genauer, deren Oberfläche) zu einer Anschlussfläche auf der Vorderseite erstreckt und als eine hohle Leitstruktur ausgebildet ist. Die elektrische Leitfähigkeit der Durchkontaktierung beruht auf einer metall-enthaltenden Auskleidung eines Kontaktlochs durch das Substrat.
  • Die elektrische Durchkontaktierung kann aufgrund ihres Aufbaus zum einen eine hohe Leitfähigkeit bereitstellen, indem sie eine metall-enthaltende Auskleidung enthält, die beispielsweise Kupfer, eine Kupferlegierung, und dergleichen aufweist, während andererseits unerwünschte Begleiterscheinungen, die mit (voll)gefüllten Durchkontaktierungen einhergehen, vermieden werden. So plastisch-elastische Eigenschaften, wie sie bei vielen Metallen anzutreffen sind, die in konventionellen Bauelementen zu nicht unerheblichen Verspannungen in anderen Bauteilschichten, beispielsweise Metallisierungsschichten oder dergleichen Schichten beitragen können. Durch den hohlen Aufbau der erfindungsgemäßen Durchkontaktierung lässt sich zudem eine Materialersparnis erreichen, die sich wiederum günstig auf die aufzuwendenden Kosten der Herstellung auswirken.
  • In einer vorteilhaften Weiterbildung (Anspruch 21) ist eine isolierende Abdeckung über der Durchkontaktierung auf der Rückseite vorgesehen, so dass die hohle leitende Struktur abgedeckt ist. Auf diese Weise kann die elektrische Durchkontaktierung bei einer möglichen Weiterverarbeitung sowie während des Gebrauchs zuverlässig geschützt werden, wobei dennoch die mechanischen Eigenschaften beibehalten werden, d.h. kaum Anfälligkeit gegenüber Verformungen des Metallmaterials.
  • In einer vorteilhaften Variante (Anspruch 22) ist ein Durchmesser eines nicht gefüllten Bereichs der Durchkontaktierung größer als eine Größe einer oder zwei Schichtdicke der Auskleidung. Durch diese Maßnahme wird erreicht, dass der Einfluss einer möglichen plastisch-elastischen Verformung des Metallmaterials der Auskleidung im Verhältnis zur Gesamtgröße der Durchkontaktierung gering bleibt.
  • Die Schichtdicke der metall-enthaltenden Auskleidung wird günstig so gewählt, dass bei einer zu erreichenden Leitfähigkeit der Beitrag zu einer möglichen mechanischen Beeinflussung anderer Schichtsysteme dennoch gering bleibt, da entsprechende Verformungen und dergleichen innerhalb der Durchkontaktierung im Wesentlichen nach innen wirken und daher umgebende Gebiete kaum verspannen.
  • In vorteilhaften Ausführungsformen (Anspruch 23, 24) ist ein Aspektverhältnis der Durchkontaktierung größer oder gleich 8 (oder 8 zu 1, acht Einheiten hoch/lang und eine Einheit quer oder breit), so dass äußerst Platz sparende Durchkontaktierungen vorgesehen werden können. In anderen vorteilhaften Ausführungsformen ist das Aspektverhältnis der Durchkontaktierung kleiner als 8, so dass die gleiche Art der Durchkontaktierung für viele unterschiedliche Verbindungsstrategien oder Bauteilarten verwendet werden kann.
  • In einer anschaulichen Ausführungsform (Anspruch 19) enthält das mikro-technische Bauelement zwei oder mehr elektrisch leitende Durchkontaktierungen, die lateral benachbart zu der Bauteilstruktur vorgesehen sind und als zumindest ein Abschirmelement und/oder als zumindest ein Element zur elektrischen oder mechanischen Entkopplung der Bauteilstruktur in Bezug auf eine weitere Bauteilstruktur angeordnet sind.
  • Eine weitere Eifindung ist ein mikro-technisches Bauelement. Es hat ein Substrat mit einer Vorderseite und einer Rückseite, wobei auf der und/oder in der Vorderseite eine Bauteilstruktur ausgebildet ist, die zumindest einige Strukturelemente mit lateralen Abmessungen von weniger als 10µm aufweist. Elektrisch leitende Durchkontaktierungen sind vorgesehen, wobei die Durchkontaktierungen sich von der Rückseite zu einer Anschlussfläche auf der Vorderseite erstreckt, jeweils eine metall-enthaltende Auskleidung aufweist und dadurch jeweils eine hohle, leitende oder leitfähige Struktur bildet.
  • Aufgrund der möglichen Platz sparenden Ausführung sowie der mechanisch günstigen Eigenschaften lassen sich die Durchkontaktierung der vorliegenden Erfindung vorteilhaft für viele unterschiedliche Zwecke in einem Trägermaterial einsetzen, z.B. um thermische und mechanische Eigenschaften gezielt zu beeinflussen, z.B. bei der Stapelung zweier oder mehrerer Trägersubstrate, eine effiziente elektrische Entkopplung einer Bauteilstruktur zu ermöglichen und/oder generell eine Abschirmung vorzusehen, die beispielsweise an geeigneten Positionen in Bezug zu einer Bauteilstruktur vorzusehen ist.
  • Aufgrund der effizienten Struktur und aufgrund des äußerst flexiblen Verfahrens zu deren Herstellung, ist die erfindungsgemäße Durchkontaktierung für viele unterschiedliche Bauteilstrukturen, Trägersubstrate oder dergleichen verwendbar.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr anschauliche Ausführungsbeispiele detaillierter beschrieben. Ausführungsformen der Erfindung sind anhand von einem Beispiel oder mehreren Beispielen dargestellt und nicht auf eine Weise, bei der Beschränkungen aus den Figuren in die Patentansprüche übertragen oder hineingelesen werden, auch wenn nicht an jeder Stelle das insbesondere. e.g. oder bspw. zu lesen ist. Gleiche Bezugszeichen in den Figuren geben ähnliche Elemente an.
  • 1 ist ein Funktions-Flussdiagramm eines Beispiels eines erfindungsgemäßen Verfahrens zur Herstellung einer elektrischen Durchkontaktierung, wobei auch einige optionale Schritte dargestellt sind.
  • 2 ist ein Querschnitt eines Substrats 3 mit einer elektrischen Durchkontaktierung 150 gemäß einem Beispiel der Erfindung.
  • 3 eine Aufsicht auf die Oberfläche der Rückseite 1 des Substrats 3 mit einer elektrischen Durchkontaktierung 150 und einer Verdrahtungsstruktur zur Anbindung der Durchkontaktierung an eine Lotkugelstruktur 13.
  • 4 ist eine Querschnittsansicht eines Substrats 100 mit mehreren elektrischen Durchkontaktierungen (Kontaktlöchern 14, 14'), einer Rückseiten-Verdrahtungsschicht und einer Leiterplatte 17, die mit der Rückseiten-Verdrahtungsschicht über Lotkugeln 13, 13' elektrisch leitend verbunden ist.
  • Es werden diese – und weitere – Ausführungsbeispiele detaillierter beschrieben, wobei zunächst abwechselnd auf 1 und 2 verwiesen wird.
  • 1 zeigt schematisch einen bspw. Verfahrensablauf zur Herstellung einer Bauteilstruktur mit anschließender Herstellung einer elektrischen Durchkontaktierung. Wie gezeigt, wird zunächst ein vollständiger Vorderseiten-Prozessorzyklus 200 ausgeführt, in welchem die gewünschte Bauteilstruktur, beispielsweise eine CMOS-Struktur, eine MEMS-Struktur in Verbindung mit elektronischen Komponenten, usw. hergestellt wird. Dazu werden die dazu erforderlichen Prozesstechnologien eingesetzt, wie dies zuvor beschrieben ist, ohne dass dabei die nachfolgende Herstellung der Durchkontaktierung(en) zu berücksichtigen ist.
  • 2 zeigt diesbezüglich eine Querschnittsansicht eines Bauelements 100, das als mikro-technisches Bauelement bezeichnet wird, um damit zu umschreiben, dass zumindest einige Größen von Strukturelemente, z.B. Halbleiterelemente, oder dergleichen, Abmessungen von 10µm oder kleiner aufweisen. Der Begriff "mikro-technisches" Bauelement umfasst damit jegliches Bauteil, das Bauteilstrukturen trägt, die eine mikro-mechanische, mikro-elektronische, opto-elektronische, optische und/oder elektrische Funktion oder mikro-fluidische Funktion aufweisen und Abmessungen im zuvor spezifizierten Bereich besitzen. Das mikro-technische Bauelement 100 weist ein Substrat 3, z.B. ein Halbleitersubstrat, oder auch ein beliebiges anderes Substrat auf, das eine Vorderseite 2 und eine Rückseite 1 hat.
  • Das Substrat 3 hat eine geeignete Dicke, etwa im Bereich von mehreren 100µm, wie dies für die Herstellung von beispielsweise mikro-elektronischen Bauteilstrukturen typisch ist.
  • Wie zuvor mit Bezug zu 1 erläutert, ist bereits eine Herstellung einer Bauteilstruktur 5 oder 5' abgeschlossen, die in der Zeichnung der 2 lediglich als eine Kontaktfläche 5a repräsentiert ist, wobei zu beachten ist, dass weitere Strukturelemente zusätzlich zu der Kontakt- oder Anschlussfläche 5a typischerweise eine auch äußerst komplexe Bauteilstruktur bilden können. Die dazu eingesetzten Prozesstechnologien hängen von der herzustellenden Bauteilstruktur ab, die hier ebenfalls mit dem Bezugszeichen 5 oder 5' in 4 bezeichnet sein soll.
  • Beispielsweise ist in dem dargestellten Ausführungsbeispiel eine Isolationsschicht 6 in Verbindung mit der Anschlussfläche 5 vorgesehen, die somit auch repräsentativ für andere Bauteilstrukturen sein soll.
  • Wieder mit Verweis auf 1 beschreibt der zweite Schritt die Herstellung 202 einer Schutzschicht 4 auf der Vorderseite, wobei dieser Vorgang bei Bedarf noch als Abschnitt der Prozessabfolge 200 für die Herstellung betrachtet werden kann. Beispielsweise wird eine entsprechende Schutzschicht als Bestandteil eines CMOS-Prozessablaufs hergestellt. Die Schutzschicht 4 wird somit über der gesamten Vorderseite des Substrats 3 abgeschieden und verhindert, dass die bereits hergestellte Bauteilstruktur 5 durch die weiteren Herstellungsprozesse 300 bis 400 für die elektrische Durchkontaktierung geschädigt wird.
  • In anderen Ausführungsformen kann die Abscheidung der Schutzschicht 4 auch zu einem beliebigen anderen Zeitpunkt vor den weiteren Prozessen für die Herstellung der Durchkontaktierung(en) aufgebracht werden.
  • Unabhängig davon, ob die Abscheidung der Schutzschicht 4 als Bestandteil des Herstellungsprozesses 202 oder als Bestandteil des Verfahrens für die Herstellung der Durchkontaktierung betrachtet wird, geht der Ablauf gemäß einer Ausführungsform weiter, indem die Rückseite 1 des Substrats 3 bearbeitet wird. Dazu wird in einigen Ausführungsformen die Rückseite 1 auf die vorgegebene Solldicke geschliffen, Schritt 302, und geglättet, Schritt 303, wobei dies über ein Spin-Ätz-Verfahren erfolgen kann.
  • Anschließend wird eine Maskenschicht auf der Rückseite 1 (auf der Oberfläche der Rückseite) hergestellt, die aus einem geeigneten Material aufgebaut ist, um dem anschließenden Vorgang zur Bildung eines Kontaktlochs 14 zu widerstehen. In der Regel werden dazu Materialien wie Siliziumdioxid, Siliziumnitrid, eine Mischung davon, oder dergleichen verwendet, wobei diese Materialien typischerweise als Hartmaske bezeichnet werden. Anschließend wird mit einer tiefen reaktiven Ionenätzung (DRIE) ein Kontaktloch 14 von der (Oberseite der) Rückseite 1 des Substrats 3 her gebildet, Schritt 314, wobei die Ätzung typischerweise in mehreren Stufen erfolgen kann und in gewissen Ausführungsformen zu Flankenwinkeln von 90° ± 5° führt. Diese anisotrope Ätzung wird selektiv so ausgeführt, dass sie beispielsweise an und in der Isolationsschicht 6 unter der Kontaktfläche 5a der auf der Vorderseite 2 hergestellten Bauteilstruktur 5 anhält.
  • In einem weiteren reaktiven Ionenätzprozess wird der restliche, in dem Kontaktloch 14 freigelegte Abschnitt der Isolationsschicht 6 am Boden des Kontaktlochs entfernt, so dass die Kontaktfläche 5a dort freigelegt wird oder vom Kontaktloch her elektrisch zugänglich wird.
  • 2 zeigt schematisch ein Kontaktloch 14, das sich durch die Rückseite 1 des Substrats 3 zur Vorderseite 2 erstreckt und auch durch die Isolationsschicht 6 hindurch gebildet ist, somit also mit der Anschlussfläche 5a der Bauteilstruktur 5 in Kontakt steht.
  • Ferner wird die Seitenwand des Kontaktlochs 14 sowie die Oberseite der Rückseite 1 mit einer Isolationsschicht 7 abgedeckt, Schritt 316, die in einer anschaulichen Ausführungsform aus auf einem Ethylester, dem Tetraethylorthosilikat auch Tetraethoxysilan genannt, basierendem Oxid (TEOS) hergestellt ist.
  • Die Herstellung kann auf der Grundlage von gebräuchlichen Abscheideprozessen erfolgen, wobei – wie zuvor erläutert – insbesondere Prozesstemperaturen so gewählt sind, dass sie mit den bereits hergestellten Bauteilstrukturen 5 oder 5' auf der Vorderseite 2 kompatibel sind. In vorteilhaften Ausführungsformen wird eine maximale Prozesstemperatur während der gesamten Abfolge zur Herstellung der Durchkontaktierung 150 mit dem Kontaktloch 14 kleiner als ca. 500°C gehalten (also kleiner als 501°C, um den Begriff "im Wesentlichen" zu vermeiden).
  • Die (innere) Isolationsschicht 7 wird anschließend am Boden des Kontaktlochs 14 wieder entfernt, z.B. durch eine reaktive Ionenätzung, so dass vorzugsweise Material am Boden des Kontaktlochs 14 abgetragen wird, ohne dabei unnötig Material an den Seitenwänden der Kontaktlöcher zu entfernen. Dadurch wird die Kontaktfläche 5a jeder Bauteilstruktur erneut freigelegt, so dass eine leitende Verbindung zu der jeweiligen Kontaktfläche 5a ermöglicht wird, während eine zuverlässige Isolation der Seitenwände (deren Oberflächen) zu dem Substrat 3 und auch zu anderen Strukturen, die auf der Rückseite 1 vorhanden sein können, gewährleistet ist. Durch die Isolationsschicht 7 können auch gewisse Eigenschaften der Durchkontaktierung eingestellt werden, z.B. die Durchbruchspannung oder der Leckstrom.
  • 2 zeigt ferner eine erste Metall-enthaltende Schicht 8, die mit Schritt 318 aufgetragen das Kontaktloch 14 auskleidet und auch an der Oberfläche der Rückseite 1 vorhanden ist. Die erste metall-enthaltende Schicht 8 ist in einer Ausführungsform aus Titannitrid aufgebaut mit einer Dicke von einigen nm bis einigen 10nm, abhängig von dem gewünschten Schichtaufbau für die Durchkontaktierung 150.
  • Die erste Schicht 8 dient in der anschaulichen Ausführungsform als eine Barrieren- und Haftschicht, die zum einen eine unerwünschte Diffusion von Metallionen einer nachfolgend aufgebrachten Metallschicht in benachbarte Gebiete verhindert und andererseits eine ausgezeichnete Haftung des nachfolgend aufgebrachten metallischen Werkstoffs sicherstellt.
  • Im Beispiel ist eine zweite metall-enthaltende Schicht 9 gezeigt, die auf der ersten metall-enthaltenden Schicht 8 aufgebracht wird und eine geeignete Dicke aufweist, die als "Saatschicht" einen zuverlässigen nachfolgenden elektrolytischen Abscheideprozess ermöglicht. In einer Ausführungsform weist die zweite Schicht 9 Kupfer auf, wenn eine nachfolgend abzuscheidende Schicht ebenfalls Kupfer enthält. Abhängig von der gewünschten Materialstruktur können auch andere metall-enthaltende Materialien als Saatschicht 9 verwendet werden.
  • In einer vorteilhaften Ausführungsform werden die beiden Schichten 8 und 9 in einer in-situ-Prozessabfolge hergestellt, wobei die Abfolge ohne Unterbrechung der Vakuumbedingungen in einer Prozessanlage ausgeführt wird, so dass der Aufwand für die Substrathandhabung sowie für die Reinigung der Prozessanlage zwischen den einzelnen Abscheideprozessen minimiert wird.
  • In einer anschaulichen Ausführungsform wird die erste Schicht 8 durch eine metallorganische chemische Gasphase (MOCVD 1) abgeschieden, so dass eine konforme dünne Materialschicht gebildet wird, die eine zuverlässige Barriere gegen eine Migration von Metall zu benachbarten Gebieten bildet. Ferner kann durch die Anwendung einer metallorganischen chemischen Dampfabscheidung eine ausgezeichnete Haftung der Schicht 8 zu Metall erreicht werden, um beispielsweise eine ausreichende Stabilität und Haftfähigkeit der zweiten Schicht 9 zu ermöglichen, die als Saatschicht für die darauf folgende elektrolytische Abscheidung dient.
  • In einer vorteilhaften Ausführungsform wird für die Abscheidung der zweiten Schicht 9 ebenfalls eine metallorganische chemische Gasphase eingesetzt (MOCVD 2), die aufgetragen mit Schritt 320 das Kontaktloch 14 auskleidet, so dass auch hierbei eine konforme dünne Schicht für sogar große Aspektverhältnisse des Kontaktlochs 14 erzielt wird. Diese Saatschicht 9 ist für das An- und Aufwachsen der anschließenden elektrolytisch abzuscheidenden Metallschicht 10 hilfreich. In alternativen Ausführungsformen kann anstelle der MOCVD auch eine physikalische Dampfabscheidung (PVD) angewendet werden.
  • Die Prozessparameter für die Abscheidung der Schicht 8 und/oder der Schicht 9 können insbesondere bei Anwendung einer MOCVD so gewählt werden, dass die gewünschten Oberflächeneigenschaften erhalten werden und eine zuverlässige Abdeckung auch von Unregelmäßigkeiten der Seitenwände erreicht ist, wobei typischerweise eine Schichtdicke von weniger als 100nm für jede Schicht ausreichend ist.
  • 2 zeigt ferner eine dritte Metall-enthaltende Schicht 10, die an den Seitenwänden und dem Boden des Kontaktloches 14 sowie an festgelegten Bereichen auf der Oberfläche der Rückseite 1 ausgebildet wird. Die dritte metall-enthaltende Schicht 10 ist aus einem gut leitfähigen Material aufgebaut, so dass damit die wesentliche Leitfähigkeit der Auskleidung 110 des Kontaktloches 14, die aus den Schichten 8, 9 und 10 gebildet ist, bestimmt wird. Die Durchkontaktierung 150 hat somit eine hohle leitende Struktur 110, d.h. in dem Kontaktloch 14 mit den Schichten 8, 9 und 10 ausgebildet, die zu der Kontaktfläche 5a und damit zu der entsprechenden Bauteilstruktur 5 eine elektrische Verbindung besitzt.
  • Wie ferner in 2 gezeigt ist, sind die Schichten 8, 9, 10 auch an anderen Bereichen der Oberseite der Rückseite 1 ausgebildet, so dass dieses Schichtsystem gleichzeitig auch die Grundlage für eine Verdrahtungsschicht auf der (Oberseite der) Rückseite 1 des Substrats 3 bildet.
  • Wie auch mit 1 beschrieben, wird die metall-enthaltende dritte Schicht 10 hergestellt, indem zunächst eine Maskenschicht (nicht gezeigt) auf die Struktur aufgebracht wird, wobei die Stellen freigelegt sind, an denen die Materialschicht 10 abzuscheiden ist. Eine entsprechende Maskenschicht kann beispielsweise als eine Lackmaske erzeugt werden.
  • In einer vorteilhaften Ausführungsform wird die Lackmaske aus Negativlack hergestellt, um die entsprechenden Positionen für die Abscheidung des gut leitenden metall-enthaltenden Werkstoffs festzulegen. Dabei erfolgt die Erzeugung der Lackmaske so, dass das Kontaktloch 14 nicht ausgefüllt, sondern überspannt wird. Dadurch sind nach der Belichtung des Lackes nur sehr wenig Lackreste aus dem Kontaktloch 14 zu entfernen, wodurch sich der entsprechende Aufwand bei der Abtragung der Lackmaske und der anschließenden Reinigung reduziert.
  • In einer weiteren anschaulichen Ausführungsform werden die Rückseite 1 des Substrats 3 und somit auch die Seitenwände und der Boden des Kontaktloches 14 einer Vakuum-Behandlung und einer Benetzung mit einem Fluid, bspw. Wasser, unterzogen, so dass für eine nachfolgende, elektrolytische Abscheidung eine homogene Benetzung durch den Elektrolyten erreicht wird.
  • Die elektrolytische Abscheidung kann beispielsweise als eine stromgeführte Plattierung mit Schritt 330 ausgeführt werden, wobei die zuvor abgeschiedene Schicht 9 als Stromverteilungsschicht dient. Auf diese Weise wird innerhalb des Kontaktloches 14 sowie auf horizontalen Bereichen an den gewünschten Positionen das Material der Schicht 10 zuverlässig abgeschieden, wodurch eine durch das Kontaktloch 14 repräsentierte hohle leitende Struktur in die Tiefe geschaffen wird, deren Leitfähigkeit im Wesentlichen durch das Material der Schicht 10 bestimmt ist.
  • Wenn das Kontaktloch 14 eine im Wesentlichen runde Querschnittsformen, also bei einem Schnitt in der Ebene senkrecht zur Zeichenebene der 2, aufweist, ergibt sich somit im Wesentlichen ein Hohlzylinder. Es sollte jedoch beachtet werden, dass je nach den zu erfüllenden Kriterien das Kontaktloch 14 insbesondere während des anisotropen Ätzens durch das Substrat 3 entsprechende Flankenwinkel oder auch eine entsprechende Querschnittsformen des Kontaktloches 14 einstellbar sind. Beispielsweise können ausgebauchte Querschnitte, oder dergleichen realisiert werden, wenn dies für die allgemeine Funktion der Durchkontaktierung 150 als vorteilhaft erachtet wird. Dabei erreichen insbesondere die konformen Abscheideverfahren auf der Grundlage der zuvor beschriebenen metallorganischen chemischen Dampfabscheidung der Schichten 8 und 9 dennoch eine zuverlässige Abdeckung der Seitenwand jedes Kontaktloches 14 (Im Beispiel zwei davon).
  • Das stromgeführte galvanisch abgeschiedene Material der Schicht 10 bildet in vorteilhaften Ausführungsformen die Struktur für die gesamte Rückseiten-Verdrahtungsebene 10a und 10b des Bauelements 100, so dass zur Bereitstellung einer geeigneten Kontaktstruktur auf der Oberfläche der Rückseite keine zusätzlichen Abscheideschritte erforderlich sind.
  • Wie mit 1 beschrieben und in 2 und 3 gezeigt, ist in der dargestellten Ausführungsform eine entsprechende Verdrahtungsebene 10a und 10b auf der Oberfläche der Rückseite 1 repräsentiert.
  • Diese Verdrahtungsebene wird ergänzt durch eine permanente Passivierungsschicht 11, die zum einen die Durchkontaktierung 150, d.h. das Kontaktloch 14 bzw. die hohle leitende Struktur 110 abdeckt, ohne diese vollständig zu füllen, und andererseits die anderen Bereiche insbesondere der gleichzeitig mit der Durchkontaktierung 150 hergestellten Verdrahtungsebene 10a und partiell 10b passiviert.
  • In den weiteren Schritten zur Herstellung der in 2 dargestellten Struktur wird, wie auch mit 1 aufgezeigt, die für die elektrolytische Abscheidung des Materials der Schicht 10 verwendete Lackmaske entfernt, wobei an sich bekannte (gebräuchliche) Prozesse für die Lackentfernung angewendet werden können, wodurch die Schichten 8 und 9 auf der Rückseite 1 wieder freigelegt werden. Dieser Vorgang von Materialabtragung der Schichten 8 und 9 kann gegebenenfalls ohne Maske ausgeführt werden, da die Schichtdicke der Schichten 8, 9 im Vergleich zu der Dicke der Schicht 10 sehr gering ist, die in der dargestellten Ausführungsform als Maske dient. In anderen Ausführungsformen kann bei Bedarf eine weitere Lackmaske vor dem Ätzen der Schichten 8 und 9 hergestellt werden.
  • Nach einer entsprechenden Strukturierung oder Isolierung der Metallstrukturen in Schritt 340 auf der Rückseite durch Ätzen der Barrieren- und Haftschicht 8 und der Saatschicht 9 in Verbindung mit optionalen Reinigungsschritten, wird in anschaulichen Ausführungsformen ein Ausheizprozess zur Stabilisierung der Metallschicht 10 in einer nicht-korrosiven Gasatmosphäre ausgeführt, wobei die Prozesstemperatur kleiner als 501°C ist, wie zuvor bereits ausgeführt.
  • In einer weiteren Ausführungsform wird die Passivierungsschicht 11 im Schritt 350 aufgebracht, wobei ein oder mehrere geeignete Materialien durch an sich bekannte Prozesse abgeschieden werden. Die Prozessparameter sind dabei so festgelegt, dass lediglich eine Überdeckung der Durchkontaktierung 150 ohne oder ohne wesentlichen Materialeintrag in das Kontaktloch 14 erfolgt, sodass das Kontaktloch 14 bzw. die hohle leitende Struktur 110 der Durchkontaktierung 150 überspannt werden.
  • In der Passivierungsschicht 11 werden an den entsprechenden Positionen, beispielsweise an der Position der Lotkugel 13, Öffnungen durch Maskierungsschritte erzeugt, worauf eine "Untermetallisierung" 12 im Schritt 355 abgeschieden wird. Beispielsweise kann ein Nickel/Gold-Material unter Anwendung einer stromlosen elektrolytischen Abscheidung mit einer gewünschten Dicke aufgebracht werden, um die Untermetallisierung 12 der Lotkugel 13 herzustellen.
  • Die Auswahl der Materialien für die Untermetallisierung 12 sowie die Anzahl an Teilschichten für die Untermetallisierung 12 kann abhängig von Entwurfskriterien oder dergleichen variieren. Anschließend wird das Material für die Lotkugel 13 im Schritt 360 aufgebracht, wobei dies auf der Grundlage einer Maske oder auch maskenlos erfolgt, woran sich ein Aufschmelzen anschließt, um die gewünschte Form der Lotkugel(n) 13 zu erhalten.
  • Damit ist der Vorgang der Herstellung der Verdrahtungsebene und der Durchkontaktierung 150 mit Schritt 400 abgeschlossen.
  • Wie zu 1 dargelegt, schließen sich nun gegebenenfalls weitere Prozesse 500 zur Verarbeitung des Bauelements 100 an.
  • 3 zeigt schematisch eine Aufsicht auf die Rückseite 1, wobei die Durchkontaktierung 150 mit der hohlen leitenden Struktur 110 im Kontaktloch 14 mittels der dritten metall-enthaltenden Schicht 10 und den nicht sichtbaren Schichten 8, 9 mit der Lotkugel 13 elektrisch verbunden ist. In der Figur ist diese Verbindung als eine Leiterbahn 10a dargestellt. Wie zuvor erläutert, können die entsprechenden Leiterbahnen 10a als Teil der elektrolytischen Abscheidung für die Auskleidung des Kontaktlochs 14 zur Durchkontaktierung 150 in gewünschter Weise erzeugt werden, um damit die Verdrahtungsschicht(en) auf der Rückseite zu bilden.
  • Es sollte beachtet werden, dass nicht notwendigerweise jede Durchkontaktierung 150 mit einer entsprechenden Lotkugel verbunden ist.
  • Es können beispielsweise mehrere Durchkontaktierungen 150 an geeigneten Positionen vorgesehen sein, so dass beispielsweise eine Abschirmung empfindlicher Bereiche in und auf dem Substrat 3, eine mechanische Entkopplung von gewissen Substratbereichen und/oder eine thermische Ankopplung an mögliche Wärmesenken, und/oder eine elektrische Entkopplung, usw. erreicht wird.
  • Insbesondere ermöglichen es der kompakte Aufbau sowie die relative Unabhängigkeit von Prozesstechnologien, die zur Herstellung der Bauteilstrukturen angewendet werden, die Positionen der Durchkontaktierungen 150 mit und ohne elektrische Anbindung an eine entsprechende Kontaktfläche 5a auf der Vorderseite und/oder einen elektrischen Anschluss zu einer Kontaktstelle, z.B. eine Lotkugel 13, auf der Rückseite auszuwählen.
  • 4 zeigt schematisch eine Querschnittsansicht, in der das Bauelement 100 mit Durchkontaktierungen 150, 150', die hohle, leitende Strukturen 110 in den Kontaktlöchern 14, 14' aufweisen, und so vorgesehen sind, dass sie mit einer Bauteilstruktur 5 bzw. 5' verbunden sind und/oder in der Nähe angeordnet sind, um eine entsprechende Funktion zu erfüllen, z.B. eine elektrische Anbindung, eine mechanische Anbindung, eine Abschirmung, oder dergleichen. Dabei können eine oder mehrere der Durchkontaktierungen 150, 150' mit einer oder mehreren Lotkugeln 13, 13' verbunden sein, wie dies durch die Entwurfsregeln vorgegeben ist.
  • Eine Leiterplatte 17 hat geeignete Kontaktstellen 16, 16', welche mit den entsprechend zugeordneten Lotkugeln 13 bzw. 13' elektrisch leitend verbunden, wobei eine Passivierung 15 der Leiterplatte 17 vorgesehen ist (auf der Seite der Lotkugeln). Das Zusammenfügen der Leiterplatte 17 mit dem zumindest einen Bauelement 100 (auch Chips genannt) kann durch Aufschmelzlötung oder sonstige Kontaktverfahren bewerkstelligt werden. Die "geeigneten" Kontaktstellen 16 verstehen sich so, dass sie ein räumlich-geometrisch passendes Andocken zu den Lotkugeln (sog. "bumps") erlauben, um leitfähigen Kontakt(e) zu der Leiterplatte 17 herzustellen.
  • Die Beispiele der Erfindung stellen somit Verfahren und Bauelemente bereit, in denen eine Durchkontaktierung auf der Grundlage einer Prozessabfolge erzeugt wird, die nicht in spezieller Weise auf Fertigungstechnologien für Halbleiterbauelemente zugeschnitten ist.
  • Die entsprechenden Komponenten in Form von mechanischen, elektrischen, opto-elektronischen und/oder optischen Komponenten werden also vollständig prozessiert, bevor mit der eigentlichen Herstellung der Durchkontaktierung begonnen wird. Durch geeignete Auswahl von Prozessparametern, insbesondere im Hinblick auf die maximal vorkommende Prozesstemperatur bei der Herstellung der Durchkontaktierung wird ein hohes Maß an Flexibilität in Bezug auf die zuvor anzuwendenden Prozesstechnologien erreicht.
  • Insbesondere wird ein gut leitendes Material in Form einer Auskleidung eines Kontaktlochs zur Durchkontaktierung vorgesehen, so dass insgesamt zumindest eine hohle leitende Struktur erzeugt wird, die deutlich weniger der Problematik der plastisch-elastischen Verformung unterliegt, wie dies beispielsweise für vollständig oder nahezu vollständig gefüllten Kupfer-Durchkontaktierung bekannt ist. Gleichzeitung ergibt sich ein hohes Maß an Materialersparnis.
  • In vorteilhaften Ausführungsformen werden insbesondere einige Schichten der leitenden Auskleidung durch eine metallorganische Gasphase in einem In-situ-Prozess hergestellt, so dass sich ein hohes Maß an Zuverlässigkeit bei der Prozessierung sowie auch bei der Erzeugung einer dünnen aber dennoch deckenden Materialschicht als Grundlage für die nachfolgende Abscheidung des eigentlichen Leitmaterials ergibt.

Claims (26)

  1. Verfahren zur oder der Herstellung zumindest einer elektrischen Durchkontaktierung (150, 150') in einem Substrat (3), das Verfahren mit folgenden Schritten ... – Herstellen einer Schutzschicht (4) über einer Bauteilstruktur (5), die auf und/oder in einer Vorderseite (2) des Substrats (3) hergestellt wurde oder besteht; – Bilden zumindest eines Kontaktlochs (14, 14'), das sich von einer Oberfläche der Rückseite (1) des Substrats zu einer Kontaktfläche (5a) der Bauteilstruktur (5) erstreckt; – Bilden einer metall-enthaltenden, damit leitenden Auskleidung (8, 9, 10) in dem oder jedem Kontaktloch (14, 14'), so dass eine hohle, elektrisch leitende Struktur (110) in dem oder in jedem Kontaktloch (14, 14') entsteht; – Aufbringen einer Passivierungsschicht (11) über der Rückseite des Substrats (3), welche die hohle leitende Struktur zur Ausbildung der zumindest einen elektrischen Durchkontaktierung (150, 150') überspannt.
  2. Verfahren nach Anspruch 1, wobei das Bilden einer metall-enthaltenden Auskleidung in dem Kontaktloch umfasst ... – Aufbringen einer ersten metall-enthaltenden Schicht (8) als eine Barrierenschicht und/oder als eine Haftschicht; – Aufbringen einer zweiten, sich von der ersten metall-enthaltenden Schicht unterscheidenden metall-enthaltenden Schicht (9) als eine Saatschicht für eine dritte metall-enthaltende Schicht (10), die elektrolytisch auf der zweiten metall-enthaltenden Schicht abgeschieden wird, wobei die erste und die zweite metall-enthaltende Schicht unter Vakuum aufgebracht werden und dabei das Vakuum zumindest während des Aufbringens ohne Unterbrechung aufrechterhalten wird.
  3. Verfahren nach Anspruch 2, wobei zumindest die zweite metall-enthaltende Schicht (9) durch eine metallorganische chemische Gasatmosphäre aufgebracht wird.
  4. Verfahren nach Anspruch 3, wobei die erste metall-enthaltende Schicht (8) durch eine metallorganische chemische Gasphase aufgebracht wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Rückseiten-Verdrahtungsebene auf der Rückseite des Substrats (3) beim Bilden der metall-enthaltenden Auskleidung hergestellt wird, mit welcher Auskleidung die elektrisch leitende Struktur (110) entsteht.
  6. Verfahren nach Anspruch 2, wobei vor der elektrolytischen Abscheidung der dritten metall-enthaltenden Schicht (10) eine Oberflächenbenetzung mit einem Fluid unter Vakuumbedingungen erfolgt, insbesondere mit Wasser.
  7. Verfahren nach Anspruch 2, wobei vor der Abscheidung der dritten metall-enthaltenden Schicht (10) eine Lackmaske mit Negativlack zur Festlegung von Positionen zur Metallabscheidung hergestellt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine höchste, bei der Herstellung der Durchkontaktierung (150) auftretende Prozesstemperatur, kleiner als 501°C ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei vor dem Aufbringen der Passivierungsschicht (11) die metall-enthaltende Auskleidung (8, 9, 10) in einer nicht-korrosiven Atmosphäre ausgeheizt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Bauteilstruktur (5) vor der Herstellung des jeweils zugehörigen Kontaktlochs (14) als Bestandteil einer besonderen Struktur hergestellt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (3) als Stapel mehrerer miteinander verbundener Trägermaterialien vorgesehen wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Bauteilstruktur (5) von einer weiteren Bauteilstruktur abgeschirmt und/oder mechanisch oder elektrisch entkoppelt wird, indem zumindest eine weitere hohle, leitende oder leitfähige Struktur (110) als Durchkontaktierung (150) mit leitfähig ausgekleidetem Kontaktloch (14) lateral zwischen der Bauteilstruktur und der weiteren Bauteilstruktur hergestellt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 12, soweit auf Anspruch 10 bezogen, wobei die besondere Struktur eine mikro-elektronische Struktur oder eine mikro-mechanische Struktur oder eine optische Struktur oder eine elektrische Struktur oder eine mikro-fluidische Struktur ist.
  14. Verfahren nach zumindest Anspruch 1, oder einem der anderen vorgelagerten Ansprüche, wobei das Aufbringen einer Passivierungsschicht (11) mit Öffnungen und/oder lokaler Strukturierung erfolgt, angepasst oder geeignet zu einer späteren Beschichtung mit weiteren Metalllagen (12) und/oder zur Platzierung von Lotkugeln (13) über der Rückseite (1) des Substrats, welche die hohle leitende Struktur überspannt.
  15. Verfahren nach Anspruch 14, wobei das Aufschmelzen der Lotkugeln (13, 13') so erfolgt und angepasst ist, dass ein späteres mechanisches und elektrisches Fügen des Substrats (3) oder eines fertig gestellten Chips (100) mit einer Leiterplatte (17) möglich ist, insbesondere die Lotkugeln an Kontaktstellen (16, 16') Leiterplatte (17) räumlich-geometrisch passend andocken, um leitfähigen Kontakt(e) zu der Leiterplatte herzustellen.
  16. Verfahren nach zumindest Anspruch 1 oder 14 oder 15, wobei das Bilden des zumindest einen Kontaktlochs (14, 14') gefolgt ist von einem Bilden einer Isolationsschicht auf der Rückseite (1) des Halbleitersubstrates, die das Kontaktloch (14) vollständig auskleidet und an oder von der Kontaktfläche (5a) lokal entfernt ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei das zumindest eine Kontaktloch (14, 14') ein tiefes oder langes Kontaktloch ist.
  18. Verfahren nach Anspruch 17, wobei ein Aspektverhältnis der Durchkontaktierung größer oder gleich acht ist (oder 8 zu 1).
  19. Verfahren nach einem der vorhergehenden Ansprüche, wobei mehrere Kontaktlöcher (14, 14') oder Durchkontaktierungen (150) in dem Substrat (3) beabstandet voneinander ausgebildet werden.
  20. Mikro-technisches Bauelement mit einem Substrat (3) mit einer Vorderseite (2) und mit einer Rückseite (1), wobei – auf der und/oder in der Vorderseite eine Bauteilstruktur (5) ausgebildet ist, die zumindest einige Strukturelemente mit lateralen Abmessungen von weniger als 10µm aufweist; – mindestens eine elektrisch leitende Durchkontaktierung (150, 150') vorhanden ist, die sich von einer Oberfläche der Rückseite (1) zu einer Anschlussfläche (5a) auf der Vorderseite (2) erstreckt; – die mindestens eine Durchkontaktierung (150) eine metall-enthaltende Auskleidung (110) aufweist wodurch sie eine hohle, leitende oder leitfähige Struktur ausbildet.
  21. Mikro-technisches Bauelement nach Anspruch 20, welches eine isolierende Abdeckung (11) über der Durchkontaktierung (150) auf der Rückseite aufweist, so dass die hohle, leitende oder leitfähige Struktur abgedeckt ist.
  22. Mikro-technisches Bauelement nach Anspruch 20 oder 21, wobei ein Durchmesser eines nicht-gefüllten Bereichs der mindestens einen elektrisch leitenden oder leitfähigen Struktur als Durchkontaktierung oder Kontaktloch (14) größer ist als eine, insbesondere zwei Schichtdicken der Auskleidung (110) der Durchkontaktierung oder des Kontaktlochs (14).
  23. Mikro-technisches Bauelement nach einem der vorigen Sachansprüche, wobei ein Aspektverhältnis der Durchkontaktierung größer oder gleich acht ist (oder 8 zu 1).
  24. Mikro-technisches Bauelement nach einem der vorigen Sachansprüche, wobei ein Aspektverhältnis der Durchkontaktierung kleiner acht ist.
  25. Mikro-technisches Bauelement nach einem der Ansprüche 20 bis 14, das zwei oder mehr der elektrisch leitenden Durchkontaktierungen (150, 150') lateral benachbart zu der Bauteilstruktur als Abschirmelemente und/oder als Elemente zur elektrischen und/oder mechanischen Entkopplung der Bauteilstruktur in Bezug auf eine weitere Bauteilstruktur aufweist.
  26. Mikro-technisches Bauelement nach einem der vorigen Sachansprüche, wobei mehrere elektrisch leitende oder leitfähige Durchkontaktierungen (150, 150') vorhanden sind, die jeweils eine metall-enthaltende Auskleidung (110) aufweisen, wodurch sie hohle, leitende oder leitfähige Strukturen ausbilden.
DE102017107648.4A 2016-04-08 2017-04-10 Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren Pending DE102017107648A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016106502.1 2016-04-08
DE102016106502 2016-04-08

Publications (1)

Publication Number Publication Date
DE102017107648A1 true DE102017107648A1 (de) 2017-10-12

Family

ID=59929529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017107648.4A Pending DE102017107648A1 (de) 2016-04-08 2017-04-10 Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren

Country Status (2)

Country Link
US (2) US10199274B2 (de)
DE (1) DE102017107648A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199274B2 (en) 2016-04-08 2019-02-05 X-Fab Semiconductor Foundries Gmbh Electrically conductive via(s) in a semiconductor substrate and associated production method
DE102017104742A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP3723117A1 (de) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger und verfahren zur herstellung davon
US11127701B2 (en) * 2019-06-17 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing intergrated fan-out package with redistribution structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3821782A (en) * 1971-01-14 1974-06-28 J Hutson High voltage semiconductor device with plural grooves
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US5084750A (en) * 1991-02-20 1992-01-28 Raytheon Company Push-pull heterojunction bipolar transistor
US8545583B2 (en) * 2000-11-17 2013-10-01 Wayne O. Duescher Method of forming a flexible abrasive sheet article
US10199274B2 (en) 2016-04-08 2019-02-05 X-Fab Semiconductor Foundries Gmbh Electrically conductive via(s) in a semiconductor substrate and associated production method

Also Published As

Publication number Publication date
US10199274B2 (en) 2019-02-05
US10825728B2 (en) 2020-11-03
US20170294351A1 (en) 2017-10-12
US20190198395A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
DE102006001253B4 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
DE102008029194B4 (de) Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE3339957A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE102006004428A1 (de) Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen
DE102007025341B4 (de) Verfahren und Abscheidesystem mit Mehrschrittabscheidesteuerung
DE102014210899A1 (de) Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts
EP2095698B1 (de) Verfahren zur herstellung von durchkontaktierungen und leiterbahnen
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE102010000448B4 (de) Halbleiteranordnung mit einem leitfähigen Element
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE102006051490B4 (de) Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
EP1482073A2 (de) Verfahren zur Erzeugung von ultradünnen homogenen Metallschichten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0021768000

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE